TION



ETUDES AUTOUR DU 6809

(CONSTRUCTIONS ET LOGICIELS)







Claude Vicidomini



ETUDES AUTOUR DU 6809

(CONSTRUCTIONS ET LOGICIELS)

2e édition



Diffusé par EYROLLES 61, bd Saint-Germain, 75240 Paris Cédex 05

Société éditrice : Editions Fréquences Siège Social : 1, bd Ney, 75018 Paris - Tél. : (1) 40.36.01.97 + - SA au capital de 1.000.000 F - Président-Directeur Général : Edouard Pastor.

LED Initiation - Etudes autour du 6809 - 140 F - Commission pantaire : 64949 - Directeur de la publication : Edouard Pastor - Tous droits de reproduction et d'adaptation réservés textes et photos pour tous pays - LED est une marque déposée ISSN 0753-7409.

Rédiction : Claude Ministerial

Redaction : Claude Vicidomini.

Photocomposition, mise en page, photogravure et réalisation : Edi'Systèmes. Impression : Berger-Levrault - Nancy.

Chapitre 1

De la logique câblée au microprocesseur

Introduction au microprocesseur

L'être physique : l'homme

Le génie créatif de l'homme est probablement sans limite; voici qu'il a inventé, il y a maintenant plus de dix années, le microprocesseur qui nous ouvre toutes grandes les portes de l'ère post-industrielle.

Le microprocesseur est ce que l'on pourrait appeler le «cerveau profond» d'une machine intelligente.

Notion d'environnement

Nous sommes en permanence baignés dans un environnement qui nous communique, par l'intermédiaire d'organes, le contexte dans lequel nous nous trouvons.

Que nous soyons endormis ou éveillés, notre cerveau effectue un scanning permanent. Il est toujours en éveil mais il nous cachera certains résultats, jugeant qu'ils ne sont pas assez importants pour être mis au niveau de notre conscience.

Par exemple : la station debout exige des efforts permanents des muscles de notre corps pour garder l'équilibre. Notre oreille interne fournit au cerveau le sens de la pesanteur. Si nos jambes ressentent le poids de nore corps, nous sommes donc debout ; si notre postérieur ressent ce poids, nous sommes assis.

En fait, notre cerveau effectue des opérations logiques. Dans l'exemple ci-dessus, il s'agit d'un ET, les notions de verticalité et de poids s'appellent des paramètres, ainsi Station debout (d) = Vertical (v) ET Poids (p) ou d = v.p.

Il est bien évident que l'association de plusieurs paramètres (plus de 2) nous place dans un certain contexte.

Il peut y avoir contradiction et, dans ce cas, nous ne savons plus où nous en sommes, ce qui entraîne, chez l'homme, des réactions tout à fait semblables à un malaise. Par exemple, le fait de se trouver dans l'espace, sans poids et sans référence de pesanteur amène notre cerveau à prendre de nouvelles habitudes... mais que la pesanteur revienne brutalement et c'est le malaise qui entraîne des vomissements : le cerveau ne sait plus quels sont les bons paramètres à prendre en compte! Autrement dit : d \(\notice v.p.

L'exemple que nous venons de citer constitue une expérience très importante de Patrick Baudry dans le vol orbital de la navette spaciale.

D'autres contextes entraînent d'autres formulations logiques : on peut introduire le OU logique (la saveur de ce met me laisse à penser qu'on a un peu forcé sur l'épice OU que le plat est naturellement épicé OU les deux à la fois), le OU exclusif (uniquement l'un OU uniquement l'autre). Toutes ces formulations de type booléenne peuvent être fort complexes et notre cerveau est parfaitement capable de trouver la ou les racines de toute équation.

Notion d'organes

Pour que notre cerveau soit capable de supputer et de prendre des décisions pour un contexte donné, il faut le brancher à des organes capables de recueillir ou d'envoyer toutes sortes d'informations..., et elles sont variées :

- l'intensité lumineuse est une première information : elle se cantonne dans le cas de l'homme, dans le spectre visible, l'œil est l'organe essentiel de la vue. Notre peau, dans une moindre mesure, capte des rayonnements infra-rouges nous donnant ainsi la sensation du chaud et du froid.

- le bruit, interprété ici dans sa forme générale (des vibrations de fréquence très basse: infrasons ou ultrasons), est un support extraordinaire qui nous permet de comprendre (l'ouïe) et de nous faire comprendre (la voix). Ce bruit peut être harmonieux (le chant) ou franchement désagréable (le son d'une guitare désaccordée ou les réacteurs d'un avion en phase de décollage). Notons que dans ce dernier cas, notre corps se met en vibration en résonance avec les infrasons engendrés par les réacteurs).

- le volume d'un objet nous est communiqué à la fois par nos mains et notre vue : nous savons reconnaître une cuillère ou une fourchette les yeux fermés, nous savons évaluer le poids de ce tome ainsi que ses dimensions toujours les yeux fermés, mais nous n'aurons jamais l'idée de faire de même avec un immeuble de 50 étages!

C'est que là, notre cerveau associé à notre vue, est capable de faire des prodiges d'ingéniosité : puisqu'il est impossible de soupeser cet immeuble, vu ses dimensions, il peut aller chercher en mémoire une information relative à un immeuble d'une taille semblable lue dans un article d'une revue puis négocier le poids réel en fonction des informations recueillies par la vue.

Une autre solution consiste à calculer la masse de l'immeuble en évaluant le poids d'une quantité de maçonnerie connue et en le multipliant par le nombre d'éléments constituant l'immeuble.

D'autres solutions existent encore et l'imagination de notre cerveau est sans limite pour faire face à de telles situations.

Notion de mémoire

Nous l'avons vu dans l'exemple ci-dessus, une mémoire est indispensable pour nous permettre de nous souvenir d'événements ayant un rapport avec la situation que nous vivons.

Notre cerveau dispose de plusieurs milliards de ces boîtes l aux lettres qui s'enrichissent sans cesse de faits nouveaux. En fait, cette mémoire «boîte aux lettres» nous sert à évaluer, comparer, négocier une situation par rapport à des paramètres préétablis ; considérons l'expérience suivante : - dans une boîte, disposons 8 boules de couleur noire et 2 boules de couleur blanche, puis fermons le couvercle et, en agitant bien l'ensemble, faisons tomber 5 boules dans une seconde boîte. Le contenu de la deuxième boîte nous donnera aussitôt le contenu de la première par simple déduc-

Si nous y trouvons 5 boules noires, il reste donc dans la première boîte 3 boules noires et 2 blanches.

Si nous trouvons 2 boules blanches dans la deuxième boîte. il reste donc 5 boules noires dans la première boîte...

Les données de départ étaient :

Paramètre 1 = 2 boules blanches

Paramètre 2 = 8 boules noires

Total = 10 boules = paramètre 1 + paramètre 2

Les données d'arrivées sont donc :

0 <= Paramètre 1 <= 2

0 <= Paramètre 2 <= 5

Notre cerveau effectue donc une simple opération arithmétique amenant le résultat final mais il fallait bien qu'il demande à notre mémoire «boîte aux lettres» les paramètres de départ pour en tirer la conclusion qui s'impose.

Notion d'ordonnancement ou de séquencement

Nous en arrivons au point final et crucial du fonctionnement d'une machine humaine : toutes les données fournies par notre environnement ainsi que toutes celles que nous lui fournissons doivent être «temporisées». Une unité de séquencement se chargera de l'affaire.

Sa présence est indispensable car sans elle tout serait mélangé, sans queue ni tête ; bref, ce serait la confusion

Imaginez-vous donc en train de vous servir un verre d'eau... sans verre, ou prendre votre soupe avec une fourchette... les exemples abondent, il suffit d'ailleurs de citer le cas des fous qui ne peuvent plus négocier leurs actes d'une facon logique.




Fig. 1 : Trajet 1 : perception de phénomènes extérieurs. Trajet 2 : action s'il y a lieu.

Résumé

Une machine intelligente, en l'occurrence un être humain, dispose d'un cerveau comprenant :

- une unité arithmétique et logique effectuant toutes les opérations logiques (OU, ET, NON...) et arithmétiques (+, -, ×, ÷...)

une mémoire «mémorisant» des données (exemple des |

boules, exemple de l'immeuble) ou exécutant des tâches selon un algorithme préétabli (exemple : la station debout exige l'action de certains muscles du corps pour ne pas perdre l'équilibre...)

- des organes périphériques (mains, yeux, nez...) permettant de communiquer avec le monde extérieur.

- une unité de séquencement (ou d'ordonnancement) synchronisant des tâches élémentaires par rapport à une unité de temps afin de ne pas provoquer de mélanges ou *patchworks* intempestifs.

En réalité, la puissance de notre cerveau permet d'exécuter plusieurs tâches différentes simultanément (le fait de marcher dans la rue ne nous empêche pas de dialoguer avec notre voisin).

L'être physique : le robot

On conçoit aisément que le but à atteindre par tout industriel est de réaliser la machine idéale et parfaite.

Le robot idéal sera ce que les auteurs de science fiction appellent un «androïde» autrement dit un être humain fabriqué industriellement par des humains!

Nous n'en sommes pas encore là car l'évolution de l'infor-

matique en est encore à son balbutiement.

En effet, la difficulté de réalisation d'un robot ne réside pas dans sa partie matérielle : on sait fabriquer des mains ayant autant de degrés de liberté que celles de l'être humain, les veux remplacés ici par des caméras CCD sont plus sensibles que les yeux humains mais leur définition est bien moindre. Il va sans dire que la technologie évolue à grande vitesse dans ce domaine-là et nous verrons bientôt l'arrivée sur le marché de caméras très performantes ; la synthèse et la reconnaissance vocale font actuellement des progrès extraordinaires.

En fait, la principale difficulté réside dans la réalisation du cerveau de ce robot. Il doit être intelligent, autrement dit, il doit être aussi complexe que le cerveau humain, or, il n'existe actuellement aucune technologie opérationnelle capable de concurrencer notre cerveau. Un deuxième problème, et non le moindre, réside dans l'intelligence de ce cerveau: aucun programme, aucun algorithme ne peut simuler le fonctionnement de notre cerveau.

En fait, ces programmes appelés «systèmes experts» en sont, à leurs tous premiers balbutiements, les industries nipponne et américaine se sont lancées dans la réalisation de programmes experts ouvrant grande la porte de l'intelligence artificielle (notons que l'Europe, un peu à la traîne, songe à combler rapidement ce retard).

Les ordinateurs des années 90 auront peu évolué technologiquement mais les logiciels seront très performants car ils seront intelligents, c'est-à-dire capables d'exécuter les ordres du programmeur avec très peu de manipulations.

Nous avons eu l'occasion d'utiliser un programme d'éducation assisté par ordinateur qui utilise un système expert en guise de logiciel et nous avons été surpris de la rapidité et de la simplicité de mise en œuvre du cours que nous voulions mettre au point.

Le plus grand progrès de cette décennie passera donc par cette voie : imaginez en effet qu'il vous sera enfin possible de «jouer» avec votre ordinateur sans avoir besoin de lire

préalablement le mode d'emploi rédigé en trois tomes ! De plus, tous les programmes qui seront vendus sur le marché pourront être exécutés sur votre ordinateur de même que tous vos programmes pourront être exécutés sur un ordinateur de marque concurrente.

Aujourd'hui, nous ne savons pas fabriquer des robots parfaits, mais nous savons par contre fabriquer des éléments disparates dont l'ensemble constituera une machine intelligente appelée «micro-ordinateur».

La principale différence entre ordinateur et microordinateur réside en 2 points :

La taille : un ordinateur occupe une surface au sol de plusieurs mètres carrés : il utilise une mémoire très importante et peut se raccorder sur plusieurs ordinateurs formant ainsi un réseau pouvant être très complexe. Plusieurs personnes peuvent faire exécuter des tâches différentes sur cet ordinateur sans qu'il soit trop encombré.

En revanche, un micro-ordinateur occupe peu de place (une petite table lui suffit), sa mémoire est réduite bien qu'elle soit capable d'être agrandie de façon notable, il lui sera difficile de former un réseau mais il peut devenir la liaison terminale d'un ordinateur; plusieurs personnes peuvent exécuter des tâches différentes mais ce nombre de personnes doit être réduit (de 4 à 16) car sa vitesse de travail diminue à chaque ajout d'un utilisateur... dans ce cas précis, le temps d'accès à une information peut quelquefois être très long.

 Le prix : un ordinateur est par définition un système professionnel, car son coût est souvent très supérieur à 600 KF.

Pour ce prix, on a un système très fiable avec une assistance rapide en cas de panne.

Un «bon» micro-ordinateur dans la gamme des professionnels se situe dans une fourchette de prix entre 100 KF et 200 KF, ses performances sont voisines de celles d'un ordinateur bas de gamme et de plus il bénéficie d'une assistance technique très efficace. Il a aussi l'avantage d'être modulaire, ce qui lui permet de répondre à tous les besoins de l'utilisateur.

Constitution d'une «entité» intelligente

Nous allons tenter ici de schématiser l'organisation d'un système intelligent, et ceci par l'assemblage de boîtes noi-res, nous entrerons dans les détails un peu plus loin.

La mémoire

En nous reportant à la figure 1, nous remarquons que pour la partie «cerveau», un dialogue permanent doit pouvoir se faire entre mémoire «boîte aux lettres» et l'unité d'opérations et de séquencements; or, toutes les informations emmagasinées dans la mémoire doivent être recueillies dans le temps le plus court possible afin d'être traitées en «temps réel». Pour arriver à cette finalité, il suffit d'imaginer que la mémoire est organisée en «étages». A chaque étage se trouve l'information soigneusement rangée qu'il suffit d'aller chercher à condition de savoir qu'elle se trouve là! Une telle organisation est dite aléatoire parce qu'il n'y a qu'une information par étage et qu'il est ainsi facile de la

trouver. Par exemple (fig. 2), à l'étage 5 se trouve Jean, et Françoise à l'étage numéro 8...

Nous proscrirons d'emblée l'organisation séquentielle qui obligerait, pour aller chercher Françoise, de passer par les appartements de Catherine, Vincent, Claude..., quelle perte de temps et quels dérangements pour tout le monde ! (fig. 3).




Fig. 2 : Organisation aléatoire de la mémoire.

_ 1	2	3	4	5	6	7	8
	Vincent	Claude	Germaine	Jean	Jacques	Paul	Françoise

Fig. 3 : Organisation séquentielle de la mémoire.

Afin de bien comprendre ce qui suit, prenons l'exemple suivant :

Nous devons aller chercher Françoise pour aller au cinéma, elle habite le 8º étage d'un immeuble un peu vieillot du centre de Montpellier. L'escalier permettant d'accéder aux appartements de l'immeuble est très étroit ; aussi, le syndic des copropriétaires oblige-t-il les personnes à emprunter l'ascenseur pour monter, et l'escalier pour descendre (il est moins essoufflant de descendre un escalier que de le monter).

Une telle organisation permet une plus grande rapidité d'exécution car plusieurs personnes peuvent emprunter l'escalier et/ou l'ascenseur pour des directions différentes; par contre, si l'ascenseur tombe en panne, nous imaginons sans peine la confusion que cela entraînerait si tout le monde se trouvait en même temps dans l'escalier; Françoise mettra pas mal de temps pour rejoindre son appartement du 8º étage!...




Fig. 4: Structure mémoire standard (on commence toujours par 0).

Nous introduirons ici notre premier terme technique : L'escalier et l'ascenseur sont des lieux communs que tout le monde peut emprunter : on les appelle «BUS» L'escalier qui permet d'arriver à l'étage s'appelle un Bus l d'Adresses.

L'ascenseur qui récupère le «contenu de l'étage s'appelle Bus de Données.

Une telle architecture est appelée architecture standard : tous les micro-ordinateurs utilisent une telle architecture avec cependant une capacité plus ou moins étendue (l'escalier est plus ou moins large et l'ascenseur plus ou moins grand).

Ainsi, pour notre immeuble de 8 étages, le bus d'adresses comprendra 3 bits (3 fils de liaison), ce qui permet de compter de 0 à 7 (le premier étage étant le rez de chaussée), un bus de 16 fils comptera jusqu'à 65535 (216 – 1), un bus de 20 fils jusqu'à 1048575 = 220 – 1, etc... Le bus de données quant à lui, comprendra 8 fils, on dira ainsi qu'il est organisé en octets (Bytes en anglais).

En admettant que Françoise habite l'appartement 85 à l'étage 7, on trouvera la valeur binaire 10000101 à l'adresse 111. On remarque aussi qu'à chacune des adresses, on peut ranger toute valeur comprise entre 0 (00000000) et FF (11111111) soit 0 <= Données <= 255 décimal.




Fig. 5 : Organisation de la mémoire en octets : la capacité de la mémoire correspond à 2^{abro} de fils d'adresses \times 8 = $2^3 \times 8$ = 64 bits.

Il n'est pas bien difficile d'imaginer une structure mémoire organisée en mots (les données sont codées sur 16 bits) : imaginons un building style «Tour Montparnasse» ou «Tour Infernale» pour les ennemis de ce type d'architecture.

La cage d'escalier accède à plusieurs appartements sur le même étage, mais chaque appartement a son propre ascenseur. L'information recueillie à cet étage sera constituée de 2 valeurs dont la concaténation formera un mot de 16 bits (codé sur 2 octets) fig. 6.




Fig. 6 : Organisation de la mémoire en mots : lcl à l'adresse 7 on trouve le mot de 16 bits : 8581 recueilli sur le bus de données.

Il n'y a pas de limitation à l'organisation de la mémoire, elle peut aussi être étendue sur un long mot (32 bits), sur un très long mot (64 bits) etc...

Mais quel casse-tête pour le programmeur, aussi contentons-nous de l'octet !

Enfin, dernière remarque: l'appartement de Françoise pourrait très bien être occupé par Julien; Françoise prétant son appartement lorsqu'elle doit s'absenter quelques jours (attention, deux données ne peuvent coexister à la même adresse... il y a dans ce cas un conflit). Cela nécessite d'avoir un bus de données bi-directionnel.

Pour la donnée pouvant être rangée à l'adresse X, l'opération s'appellera une écriture (WRITE) ; pour la donnée pouvant être prise depuis l'adresse X, l'opération s'appellera une lecture (READ) fig. 7.




Fig. 7 : Le bus de données est bidirectionnel.

- 1. Opération d'écriture : le bus de donnée est orienté vers la mémoire grâce à l'ordre «Write».
- Opération de lecture : le bus de donnée a changé de sens grâce à l'ordre «Read».

L'unité centrale


Nous avons vu précédemment qu'une «unité centrale» était indispensable pour assurer les séquencements des opérations demandées dans un programme. Ces opérations peuvent être de type arithmétique ou logique, il sera judicieux d'intégrer une Unité Arithmétique et Logique (UAL) au sein de l'unité centrale.

Enfin, l'unité centrale ne nous donnera un résultat que dans le cas où elle disposera de tous les renseignements dont elle a besoin ; il faudra donc la munir d'une mémoire blocnote (scratch pad en anglais), celle-ci étant aussi rèduite que possible et se rèsume souvent à quelques registres. Prenons le rôle d'un concepteur de systèmes et construisons notre première machine intelligente que nous appellerons MOPET (Micro Ordinateur Pour Etudes Techniques)... et maintenant, laissons notre MOPET faire son show (il fallait bien la placer celle-là) fig. 8.

Avant toute chose, considérons que la mémoire est subdivisée arbitrairement par nous en deux zones : une zone programme qui contiendra notre programme, et une zone données qui contiendra les résultats des opérations demandées par notre programme.

Toute opération demandée à l'unité centrale s'écrira suivant une syntaxe particulière :

- une ligne de programme = (Code Opératoire) + (Opérande) = une instruction
- ou une ligne de programme = (Additionne) + (2+2) = une instruction



- ou une ligne de programme = (Charge dans R0) + (3) = une instruction

- ou une ligne de programme = (Stocke à l'adresse 2000)

+ (la valeur 500) = une instruction

- etc...

Prenons un exemple :

Il s'agit d'additionner 2 avec 2 et de placer le résultat dans la zone données de la mémoire à l'adresse 2000; le programme situé à l'adresse 1000 s'écrira ainsi :

Adresse 1000 additionne 2 avec 2

Adresse 1000 + X Stocke le résultat en 2000

Le séquencement sera le suivant :

① L'unité de séquencement a positionné la ligne de lecture à 0 (un 0 est toujours actif), permettant de lire dans la mémoire (on verra par la suite qu'une unité centrale passe la majorité de son temps à lire!). C'est le compteur de programme PC qui positionne le bus d'adresses à la valeur 1000, permettant ainsi de trouver la 1ère instruction(t1). Le code opératoire transite par le bus de données pour être décodé dans le registre d'instructions (t2).




Fig. 9: Le MOPET additionne.

2) L'unité de séquencement positionne l'UAL en mode addition (t3) puis fait avancer le PC d'un pas (t4) pour qu'il

puisse aller chercher l'opérande (t5) en mémoire programme, elle ouvre les accumulateurs (t6) de façon qu'ils admettent l'opérande se trouvant enfin sur le bus de données

Le résultat de l'addition t8 se trouve automatiquement stocké dans l'un des accumulateurs (supposons par convention que ce soit A).

Nous remarquons que l'instruction d'addition s'exécute en B séquences. Si une horloge régit chaque séquence, on en déduit que cette instruction s'est exécutée en B périodes.

③ L'unité de séquencement a positionné le PC à l'adresse suivante, qui correspond à l'instruction suivante (t1), le code opératoire transite par le bus de données pour être décodé (t2). Puisqu'il s'agit d'une instruction de stockage à une adresse définie (ici 2000), l'unité de séquencement positionne AccA en sortie et aiguille le bus de données sur un registre compteur de programme temporaire (non adressable par le programmeur) (t3).

 Le PC s'incrémente d'un pas pour prendre l'opérande qui est chargé immédiatement dans le PC temporaire (t4).





Fig. 10 : Le MOPET en stockage.

La donnée transite ensuite par le bus de donnée pour être stockée à l'adresse pointée par le PC temporaire (t5).

Le travail est fini en 5 périodes d'horloge.

Il a fallu en tout 13 périodes d'horloge pour exécuter une modeste opération d'addition... un meilleur concepteur aurait sûrement fait beaucoup mieux.

Si vous ne l'avez pas encore remarqué, on peut résumer les opérations précédentes en 2 moments ou cycles continuellement recommencés, il s'agit des cycles FETCH (pour chercher) et EXECUTE (pour exécuter) que l'on peut résumer par l'organigramme ci-dessous :



L'unité centrale, en cours d'exécution d'un programme, passe son temps à chercher une instruction (cycle FETCH) puis à l'exécuter (cycle EXECUTE). Son intelligence (en l'occurance son microprogramme interne) ne lui permet pas de savoir qu'un programme est terminé et c'est donc pour cette raison qu'on place une instruction d'arrêt pour lui dire «c'est fini», autrement l'unité centrale continuerait indéfiniment l'exécution d'un programme imaginaire faisant suite aux instructions exécutables. On dira alors que le système est «planté» (pour utiliser le jargon cher aux infor-

Nous allons maintenant élaborer la partie matérielle de notre MOPET, commençons donc par construire l'Unité Arithmétique et Logique (UAL).

L'UAL du MOPET

Comme son nom l'indique, cette unité doit être capable d'effectuer des opérations Arithmétiques et Logiques ; les plus simples sont : (tableau 1) :

Opérations arithmétiques :

Multiplication par 2

Division par 2

Complémentation à 2

Addition

Soustraction

Comparaisons

Opérations logiques :

ET OU

Complémentation (à 1)

Ou Exclusif

Décalages logiques

Rotations

Test de bit

Ces opérations s'effectueront sur un mot de 8 bits appelé octet, contenu dans l'un des accumulateurs.

Chaque bit de cet octet est affecté d'un poids, par exemple le bit numéro 7 est affecté du poids 27 = 128, le bit numéro 0 est affecté du poids 2° = 1 etc...

7	6	5	4	3	2	1	0
B7 = 27	b6 = 26	25	Z ⁴	. 23	2 ²	21	20
128	64	32	16	8	4	2	4

L'octet 85 sera codé 1000 0101 en binaire et sera donc égal à : 27 + 22 + 20 = 128 + 4 + 1 = 133 en décimal.

Pour s'y reconnaître dans ces équivalences, on prendra l'habitude de coder le nombre en base hexadécimale en utilisant le préfixe \$; le nombre en base binaire en utilisant le préfixe % ; le nombre en base décimale en n'utilisant pas de préfixe.

Ainsi: \$85 = % 10000101 = 133

\$66 = % 01100110 = 102

En fait, le problème est un peu plus complexe car il faut pouvoir représenter les nombres en valeurs signées, c'està-dire qu'il faudra tenir compte des valeurs négatives ; par convention, on définira le bit nº 7 comme un bit de signe, ainsi si b7 = 0 le nombre codé sur 8 bits est POSITIF : si b7 = 1, il est NEGATIF.

Notre nombre N pourra donc être compris entre deux extrêmes qui sont :

% 01111111 =
$$$7F = 2^0 + 2^1 + 2^2 + 2^3 + 2^4 + 2^5 + 2^6 = 2^7$$

$$-1 = 127$$
 et % 10000000 = \$80 = $-128 = -2^7$

On trouvera facilement ce nombre négatif en complémentant à 1 le nombre positif et en ajoutant 1 au résultat ; ainsi, si N = une valeur positive, N en complément à 2 sera égal à N2's = N + 1.

Ex. si $N = \$00 \ N2's = \$FF + \$01 = \00 (ce qui est normal)

si N = \$01 N2's = \$FE + \$01 = \$FF (1 et -1 en décimal)

si N = \$10 N2's = \$EF + \$01 = \$11 (16 et - 16 en décimal)

On en déduit facilement le tableau 2 suivant :

% 0111 1111 \$7F +127 A	
% 0111 1110 \$7E +126	_
% 0111 1101 \$7D +125	
	+
% 0000 0010 \$02 +2	
% 0000 0001 \$01 +1	
% 0000 0000 \$00 +0 	
% 1111 1111 \$FF -1	-
% 1111 1110 \$FE -2	
	_
% 1000 0010 \$82 -126	
% 1000 0001 \$81 -127	
% 1000 0000 \$80 -128 Y	

Notre MOPET travaillera donc en permanence en complément à 2, il tiendra compte de ce fait dans toutes les opérations arithmétiques qu'on lui demandera d'effectuer et l'ignorera lors d'opérations logiques.

Fort de cet enseignement, nous sommes dorénavant en mesure d'élaborer une Unité Arithmétique et Logique!

Fonctions logiques

Compte tenu du tableau 1, nous devons réaliser des opérations logiques booléennes classiques. L'élément de base sera le transistor unipolaire puisque la technologie utilisée sera du type MOS (figures 11 et 12).




Fig. 11: Transister du type PMOS.

Sur un substrat de type N on développe deux ilôts de type P, l'un appelé Source et l'autre Drain. La grille est séparée du substrat par une couche d'isolant qui est de l'oxyde de silicium.

Une tension négative de grille provoque un afflux de porteurs positifs (trous) dans l'espace source-drain (fig. 11a).

Puisque le canal ainsi constitué est riche en trous, on dira que le transistor est du type P, d'où l'appelation PMOS (fig. 11b).




Fig. 12: Transistor du type NMOS.

En développant deux ilôts de type P sur un substrat de type N, on réalise un transistor NMOS (fig. 12a).

Une tension positive de grille provoquera le passage d'électrons majoritaires dans l'espace source-drain. Ces deux porteurs étant négatifs, le canal formé sera donc du type N d'où l'appellation NMOS (fig. 12b).

Il est aisé de réaliser un inverseur en disposant deux transistors PMOS et NMOS tête bêche (fig. 13).

Ainsi, si E = 0, la tension VGS du NMOS est égale à 0, il est bloqué et offre donc une résistance infinie entre drain et source; par contre, le PMOS se sature puisque sa tension de grille est plus faible que sa tension de source, on trouve ainsi la tension Vdd sur la sortie S.

Le NMOS va se saturer si E = 1, d'où S = 0.

On réalisera une fonction NAND sans problème en disposant 2 NMOS en cascade : pour vérifier la fonction, il faudra bien que le premier et le 2^e transistor conduisent.





Fig. 13: Un inverseur.

Remarquons la présence d'une résistance de polarisation qui n'est autre qu'un transistor MOS dont la grille est reliée à la source (fig. 14).



Α	В	Sortie T1	Sortie T2	S
0	1	Bloquée	Saturée	1 = Vdd
1	0	Saturée	Bloquée	1 = Vdd
0	0	Bloquée	Bloquée	1
1	1	Saturée	Saturée	0

Fig. 14 : Un NAND.

Un NOR sera réalisé par deux transistors disposés en parallèle (fig. 15). Les fonctions ET, OU seront simples à réaliser à partir des éléments déjà connus (fig. 16a et b).





Fig. 15 : Un NOR.

A	В	S
0	1	0
1	0	0
0	0	1
1	1 1	0







Fig. 16: (a) un OR (b) un AND.

La dernière fonction combinatoire classique est la fonction OU exclusive (Exclusive OR = EOR), elle est déduite de la table de vérité suivante :

Enti	rées		
Α	В	S	
0	0	0	A -
0	1	1	B S=AB+AB= ABB
1	0	1	
1	1	0	

Cette fonction sera réalisée simplement à l'aide des circuits ci-dessus. Pour y arriver_nous utiliserons le théorème de MORGAN pour qui A.B = A + B et A + B = A.B

On arrive au schéma suivant qui n'utilisera que des portes NAND (fig. 17) :



S = A . ĀB . B.ĀB = A.ĀB + B.ĀB = A.ĀB + B.ĀB = ĀB(A + B) = (Ā + B) (A + B) = ĀB + BĀ = A⊕B = Fonction EOR

Fonction mémoire

La logique décrite ci-dessus est dite combinatoire, il nous manque un élément important qui permet de mémoriser les resultats des opérations combinatoires, il s'agit de l'élément mémoire obtenu simplement en introduisant le facteur temps.

En effet, si en un temps t, on mémorise une information que l'on pourra récupèrer à l'instant t+1 sans aucune modification, on aura certes perdu l'aspect fugitif de cette information, mais on aura gagné une nouvelle possibilité qui permet de mémoriser indéfiniment une information.

Un tel élément capable de stocker une information binaire s'appelle une mémoire ou bascule ou flip flop ou latch. La figure 18a représente une bascule avec des portes NOR.




Fig. 18a : Une bascule RS n'accepte que trois possibilités.

Le malheur d'une telle bascule est qu'elle accepte un état indéterminé (R = S = 1) que l'on pourra supprimer en obligeant R et S à avoir deux états complémentaires, il s'agit de la bascule D (fig. 18b).




Fig. 18b : Bascule type D.




Fig. 18c : Bascule D synchronisée sur une horiege avec SET et RESET.

Pour rester synchrone sur des évènements extérieurs, il suffira d'ajouter une entrée horloge, de même qu'une entrée Set (S) initialisera la sortie Q de la bascule à 1 et Reset (R) à 0.

C'est une bascule de ce type qui constituera les registres et accumulateurs de notre MOPET (fig. 18c).

Fonction arithmétique

L'addition

Une première opération à réaliser est l'addition; en raisonnant sur les bits de rang n de 2 valeurs A et B, on obtient le tableau de la figure 19.




Fig. 19: Un domi-additionnour.


Rn étant la retenue, on obtient deux équations :

Sn = An Bn = An Bn = An (+) Bn

Rn = An Bn

L'additionneur étudié est encore incomplet puisqu'il faut tout de même tenir compte de la retenue provenant de l'addition sur les bits de poids n-1.

On arrive ainsi au tableau de la figure 20.



An	Bn	Rn-1	Sn	Carry Rn
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Sn = An Bn Rn-1 + An Bn Rn-1 + An Bn Rn-1 + An Bn Rn-1 Rn = An Bn Rn-1 + An Bn Rn-1 + An Bn Rn-1 Sn = Rn-1 (An Bn + An Bn) + Rn-1 (An Bn + Bn An)

 $S = Rn - 1 (An \oplus Bn) + Rn - 1 (An \oplus Bn)$

S = Rn-1⊕ (An⊕Bn)

Rn = An Bn (Rn-1 + Rn-1) + Rn-1 (An Bn + An Bn)

Bn = An Bn + Rn-1 (An⊕Bn) Fig. 20: Additionneur binaire de poids N. Un additionneur complet sera donc formé d'une chaîne d'étages additionneurs identiques à celui de la figure 20. Sur la figure 21, on voit que la ligne de départ à 1 donnera les informations A1, B1, A2, B2... An, Bn simultanément aux

Compte tenu du délai d'addition, la ligne résultat qui passera à 1 permettra d'enregistrer la somme S0, S1, S2... Sn dans une mémoire.

On se réservera aussi la possibilité d'assurer l'addition en tenant compte d'une carry éventuelle (appelée ici Cy) provenant d'une addition précédente (fig. 21).

En effet, si nous faisons :

Nous obtenons en réalité la valeur \$100 qui sera codée sur 9 bits! Comme cela n'est pas possible, nous nous contenterons d'un résultat sur 8 bits en mémorisant toutefois la carry qui nous sera bien utile si nous codons le résultat sur 16 bits.




Fig. 21 : Un additionneur complet.

La soustraction

A ce stade, nous avons deux solutions :

1) Ecrire l'équation booléenne de la soustraction et en déduire le schéma de principe qui sera forcément différent de celui d'un additionneur.

2) Garder la structure de l'additionneur en ajoutant l'élément soustraction. C'est bien entendu la seconde solution qui sera choisie puisqu'elle part d'un principe fort simple : pour soustraire, on va additionner !

Nous avons vu qu'un nombre peut être représenté en valeurs négatives en utilisant le complément à 2 ; la plage de variation d'une valeur binaire codée sur 8 bits sera comprise entre + 127 et -128 d'où A-B = A + (B+1), on conserve ainsi l'additionneur binaire comme le montre clairement la figure 22.




Fig. 22: L'additionneur-soustracteur.

Si Add = 1 → Soust = 0 on obtient Si = Ai + Bi (la carry C éventuelle est ajoutée sur l'élément ADD de poids le plus faible).

Si Add = 0 - Soust = 1 on obtient Si = Ai + (Bi + 1) la valeur 1 est ajoutée au premier élément ADD.

Chaque élément ADD représente l'intérieur de l'espace entre pointillés de la figure 21.

La possibilité Add = Soust = 1 est impossible à exécuter grâce à la logique de sélection, par contre Add = Soust = 0 inhibe l'additionneur soustracteur.

La comparaison

L'opération de comparaison est extrêmement importante pour qui veut exécuter un programme différent suivant le résultat de la comparaison. Supposons que l'on veuille comparer 2 nombres A et B. Il se peut que :

On peut aussi comparer un nombre avec lui-même ainsi :

$$A = 0; A > 0; A > = 0; A < 0; A < = 0$$

Une comparaison est donc équivalente à une soustraction entre deux nombres, mais le résultat de cette soustraction ne servira qu'à positionner des bits particuliers nommés «flags» ou «drapeaux» qu'il suffira de tester si besoin est. Les flags seront positionnés à 1 si la condition reste vraie (TRUE), ils seront à 0 si la condition est fausse (FALSE). On voit ci-dessous que les flags importants sont :

- Le flag N (négatif) : si le résultat de la comparaison est négatif, on aura N = 1, s'il est positif on aura N = 0

- Le flag Z (Zero) : si le résultat de la comparaison est nul, on aura Z = 1, s'il est différent de 0 on aura Z = 0

Le flag V (Overflow), si le résultat de la comparaison dépasse la capacité de 8 bits V = 1 (donc si le résultat est
 -128 ou si le résultat est > +127) autrement V = 0
 Pour bien comprendre ce qui se passe dans ce dernier cas,

faisons:
A = -123 et B = +15
A - B = -138 < -128 (limite des 8 bits)
A = 1000 0101 représente - 123
-B = 1111 0001 représente - 15 (-B=B+1)

0 1 1 0111 0110 = une valeur positive (+ 118) alors qu'elle devrait être négative.

V sera donc le ou exclusif de N et C \rightarrow V = N \oplus C (entraı̂nez-vous avec d'autres exemples).

Nous avons tous les éléments en main pour réaliser l'opération de comparaison. Construisons le tableau ci-dessous :

A	В	A=B A-B=0	A > B A - B > 0		A < B A - B < 0		N	Z
0	0	1	0	1	0	1	0	1
0	1	0	0	0	1	1	1	0
1	Q	0	1	1	0	0	0	0
1	1	1	0	1	0	1	0	1

Pour
$$A = B$$
 on a $\overline{AB} + AB = \overline{A \oplus B} = S$

La condition Z = 1 est donnée par S qui représente l'équation d'un 1/2 additionneur complémenté à 1... et N = 1 pour S2 mais en fait N n'est rien d'autre que la copie du bit de poids le plus fort ! Ce qui nous évitera un schéma trop complique (fig. 23).




Fig. 23 : Une comparaison des 2 mots linéaires positionne les flags Z, N et Y.

Les décalages

Pour ne pas compliquer le problème outre mesure, il serait possible de réaliser un multiplicateur et un diviseur 8 bits par 8 bits avec le résultat sur 16 bits dans le 1er cas, et sur 8 bits dans le second cas + 8 bits de reste.

Mais il est cependant plus simple d'aboutir à un résultat identique à une multiplication et à une division en effectuant de simples décalages. En effet, chaque élément binaire d'un nombre codé sur 8 bits représente un poids qui est un multiple de 2.

En lisant les bits de la droite vers la gauche, on trouve :

bit $0 = b0 = 2^0 = 1$

bit $1 = b1 = 2^1 = 2$

bit $2 = b2 = 2^2 = 2^1 \times 2^1$

bit $3 = b3 = 2^3 = 2^1 \times 2^1 \times 2^1$ etc...

Donc, chaque déplacement sur la gauche représente une puissance de 2 (ce qui fait qu'on multiplie chaque fois par 2) de même, chaque déplacement sur la droite représente une division par 2.

Par exemple : 12 en décimal donne

0	0	0	0	1	1	0	0
128	64	32	16	8	4	2	1

En faisant un décalage à gauche, on multiplie bien par 2 puisqu'on obtient :

C V N 0 0 0 0 0 01 1 0 0 0

ce qui donne bien 24 en décimal.

On remarquera qu'un tel décalage impose un zéro introduit sur le bit de poids le plus faible alors que le bit de poids fort est introduit dans la carry, puisque b7 = 0, on obtient N = 0 d'où $V = N \oplus C = 0$.

Si on prend maintenant un nombre négatif (-12 par exemple) qui s'écrira : C←1 1 1 1 1 0 1 0 0 ← 0, un décalage à gauche donnera

V N C

O 1 1 1 1 1 0 1 0 0 0 qui donne bien -24...
si V = 1 cela voudrait dire qu'il y a dépassement de capacité (résultat < -128).

On pourrait penser qu'un décalage à droite décalqué sur le même principe que le décalage à gauche pourrait suffire pour la division par 2 ; mais c'est oublier la présence du bit de signe qui impose de le dupliquer après chaque décalage afin d'obtenir un résultat correct.

Ainsi + 12 donne 000011100 après un décalage à droite, on obtient :

0 0 0 0 1 1 0 0 ce qui donne bien 6 (V

n'aura pas lieu dêtre positionné pour une division!).


Mais -12 donne 1 1 1 0 1 0 0 après un décelles à draite en obtient.

décalage à droite on obtient :

1 1 1 1 0 1 0 1 0 1 C N

C N

Ces deux fonctions de décalage sont du type arithmétique. On peut aisément introduire des fonctions logiques en les définissant ainsi :



On remarquera que le décalage logique à gauche est identique au décalage arithmétique à gauche, mais par contre le décalage arithmétique à droite est différent du décalage logique qui introduit un zéro sur le bit de poids fort (c'est donc pour cette raison que l'on aura toujours N = 0).

Le but d'un décalage logique est de faire «tomber» un bit dans la carry, qu'il suffira ensuite de tester pour voir si ce bit est à 1 ou 0 (il existera bien sur une instruction spécifique testant spécialement cette carry).

Un décalage logique change le mot contenu dans le registre, par contre, la rotation permet de récupérer ce mot après 8 tours.

Nous avons maintenant assez d'éléments pour construire le dernier élément de notre unité arithmétique et logique.

Le registre (appelé encore accumulateur)

On appelle registre une mémoire linéaire à accès parallèle. Chaque case du registre est constituée d'une bascule accessible séparément, mais il est aussi possible de déplacer pas-à-pas l'information dans ce registre, de même qu'il est facile de l'utiliser en entrée-sorties parallèles.

La figure 24 donne un exemple de registre à chargement parallèle et décalage à droite.




Fig. 24 : Un registro parallóla-sério.

 Chargement parallèle: un ordre de chargement permet de recopier le mot présent en A3A2A1A0 sur S3S2S1S0.
 si A3 = 1, la porte P1 est ouverte, d'où set = 1 et Q = 1 si A3 = 0, la porte P2 est ouverte, d'où clear = 1 et Q = 0.
 Dans ces 2 cas, on doit avoir la condition chargement = 1.

Décalage à droite : une impulsion sur la borne H des bascules type D permet de copier l'état présent sur l'entrée E vers l'entrée suivante F. Donc, 4 impulsions d'horloge auront transporté l'information E sur la sortie S0.

Une electronique supplémentaire permettrait d'assurer un décalage à gauche et une rotation dans les deux sens mais notre but n'est pas de trop compliquer un problème qui l'est déià assez!

Une toute dernière remarque qui a son importance : les bascules en technologie MOS ne peuvent conserver

indéfiniment une information sans rafraîchissement interne. En effet, une information binaire est représentée par un «1» logique sur la grille d'un transistor, or, la capacité interne d'un tel transistor est relativement faible, ce qui fait qu'elle se décharge assez rapidement et on va ainsi perdre définitivement l'information que nous voulions mémoriser. Il est donc important de prévoir une horloge de rafraîchissement qui aura pour but de recharger cette capacité afin de conserver cette information si importante. Les registres, qui peuvent être nombreux dans l'unité centrale, doivent pouvoir être déconnectés, il s'agit d'un 3° état qui introduit un nouveau signal de contrôle appelé «three state control» (TSC).

Cette fonction est très intéressante lorsque l'on branche plusieurs registres en parallèle : il suffit de placer en 3^e état tous les registres non utilisés.

La figure 25 donne un exemple d'une porte à 3 états : la fonction 3 états est réalisée par une porte de transfert CMOS branchée en série avec la sortie.

Suivant la valeur de TSC, les deux transistors sont conducteurs et on a S = AB... ou les deux transistors sont bloqués et la porte NAND est en 3º état.




Fig. 25 : Une porte MAND avec borne TSC.

De nombreux buffers (type 74LS640-74LS645...) sont réalisés sur ce principe et on trouve, comme nous l'avions dit, l'équivalent dans notre MOPET et dans toutes les unités centrales.

Réalisation d'une ALU complète

Une ALU complète simplifiée (celle de notre MOPET) est présentée figure 26a, par contre la figure 26b montre le schéma block d'une ALU classique à deux entrées : les buffers sont des registres temporaires normalement inaccessibles par le programmeur et le fonctionnement de cette ALU est présenté avec un accumulateur. On pourrait prévoir un deuxième accumulateur présent sur l'entrée B qui offrirait la possibilité de travailler avec des mots de 16 bits au lieu de 8.

L'unité de commande du MOPET

Nous avons vu précédemment que tout ordre envoyé à l'unité centrale se traduit par deux mots binaires qui sont :

- le code opératoire COP

- l'opérande OP




Fig. 26a : Une VAL simplifiée pouvant réaliser teutes les opérations legiques et arithmétiques.




Fig. 26 h : Organisation des étapes pour une opération donnée.

① A→ Accumulateur ③ Résultat à la sortie de l'Alle dans l'accumulateur ② B→ Buffer→ entrée B alu ④ Résultat Accu→ mémoire.

Mémoire

COP

données

de commande de l'UAL

WAL

Micro-instructions

iétats

sequenceur hortoge

Fig. 27 : Rôle de l'unité de contrôle.

Nous verrons plus tard que l'opérande n'est, dans certains cas, pas nécessaire, de même que l'association COP + OP peut représenter plus de deux octets.

Le code opératoire représentera le type d'opération que l'UAL devra effectuer, tandis que l'opérande sera la donnée avec laquelle l'UAL devra travailler (rappelons que l'UAL a pour but essentiel, le traitement, la manipulation et la gestion des données : elle peut réaliser des fonctions logiques, arithmétiques, des comparaisons et des tests). Si ce code opératoire est codé sur 8 bits, on a donc 256 types différents d'opérations à effectuer (de 00 à FF), ce qui

est intéressant mais le sera encore plus si le codage se fait sur 16 bits car on disposera alors de 65536 possibilités différentes!

La figure 27 montre le rôle joué par cette unité de contrôle. Une «loupe» disposée au-dessus de cette unité nous permet d'aboutir au schéma de la figure 8 :

L'unité de contrôle est constituée :

- d'un registre d'instructions RI qui stocke les instructions issues de l'emplacement mémoire adressé par l'unité centrale (son compteur de programme PC). Le RI n'est rien d'autre qu'un latch.

 d'un décodeur nécessaire au décodage du mot contenu dans le RI.

- d'un séquenceur central qui génère des microinstructions indispensables au bon cheminement des informations. Notons que le séquenceur est du type synchrone, c'est-à-dire que les micro-instructions sont émises au rythme de l'horloge.

En résumé, le séquenceur central est l'organe qui génère les micro-instructions nécessaires au bon cheminement des informations.

Décodage de l'instruction

Nous avons vu que le compteur de programme pointe sur le code opératoire disposé en mémoire.

Le code opératoire représentera une instruction particulière, par exemple un chargement dans l'accumulateur A d'une valeur \$3F.

La valeur \$3F étant l'opérande, se trouverà à l'adresse suivante c'est-à-dire à PC + 1.

Ce qui peut s'écrire : LDA # \$3F en langage assembleur ou 86.3F en hexadecimal.


Laissons tomber pour l'instant le langage assembleur et examinons les valeurs hexadécimales.

Le code opératoire est égal à 86 et l'opérande = 3F.

Décodeur 1 parmi N

La valeur 86 est mise dans le registre d'instructions RI puis est décodée à l'aide d'un décodeur digital à l'entrée duquel on applique le COP de 8 bits. La sortie sera donc constituée de N = 2^a = 256 fils.

Une seule sortie se trouve à 1 pour chacune des valeurs du code d'entrée (fig. 28).



ent	rees	sorties				
A	В	SO	\$1	S2	S 3	
0	0	1	0	0	0	
1	0	0	1	0	0	
0	1	0	0	1	0	
1	1	0	0	0	1	

S0 = AB S1 = AB S2 = AB S3 = AB

Fig. 20 : Exemple d'un décedeur 1 parmi 4.

Le problème, c'est qu'on a à décoder toutes les valeurs comprises entre 00 et FF d'où une logique plutôt lourde et 256 fils en sortie prennent beaucoup de place sur une puce de silicium de 5 mm × 5 mm !

Décodeur à mémoire morte

On va donc tâcher de diminuer la dimension de ce décodeur en faisant preuve d'astuces.

Par exemple, une matrice de diodes peut représenter un excellent décodeur (fig. 29).




Fig. 29 : Décodeur à diades : la matrice à diades décode le met 1001 placé dans la R_1 en mettant la ligne 2 à 1 et les autres à 0.

Malheureusement, la ligne 2 restera à 1 tant que A0 et A3 = 1, ce qui rend possible les cas où A1 = 0 et A2 = 0, soit les possibilités suivantes :

1001 ligne 2 = 1

1101 ligne 2 = 1

1111 ligne 2 = 1

1011 ligne 2 = 1

Pour éviter cette incertitude, on décode simultanément le code et son inverse.

Le décodage est dans <u>ce</u> cas parfaitement défini et correspond au code A3.A2.A1.A0 (fig. 30).

Une autre solution consiste à utiliser une matrice de transistors MOS disposés en fonction logique OU (fig. 31). Chaque MOS est commandé par la grille et constitue un point mémoire :

- si la couche d'oxyde est épaisse, le transistor est difficile
- si elle est mince, le transistor se sature facilement (fig. 32).




Fig. 30 : Décadeur à diedes : un seul cas possible pour un code donné.




Fig. 31 : Décedeurs à transistors MOS.




Fig. 32 : Point mémoire d'un décodeur.

Examinons le décodage de LDA (= \$86 = 10000110)

La matrice de décodage étant constituée par des fonctions OU, nous pouvons transformer cette expression en utilisant le théorème de Morgan de façon à ne faire apparaître que des fonctions OU logiques :

LDA = D7.D6.D5.D4.D3.D2.D1.D0 = D7 + D6 + D5 + D4 + D3 + D2 + D1 + D0

 $\overline{LDA} = (\overline{D7} + \overline{D2} + \overline{D1}) + (\underline{D6} + D5 + D4 + D3 + D0)$

Le schema logique de LDA est donné fig. 33 (les points mémoire 0 sont encadrés):




Fig. 33 : Fonction $\overline{\text{LBA}}$ sur une matrice MBS (we transistor excadré as peut être saturé (état 0)).

Décodeur en structure PLA (Programmable Logic Array)

Un réseau logique programmable est basé sur le principe suivant : toute fonction logique peut s'écrire sous forme d'une somme de produits.

Si on prend LDA = D7 D6 D5 D4 D3 D2 D1 D0, on arrive a : LDA = (D7.D2.D1).(D6.D5.D4.D3.D0)
LDA = (D7.D2.D1).(D6.D5.D4.D3.D0)
LDA = (D7.D2.D1) + (D6.D5.D4.D3.D0)

Nous avons une relation équivalente à une somme de produits. Il est alors possible de traduire cette équation par un schéma regroupant une matrice produit (ET logique) et une matrice somme (OU logique), fig. 34.




Fig. 34a : Une structure PLA à diodes et transisters à fusibles.

Les portes ET sont réalisées à l'aide d'un réseau à diodes programmables par l'utilisateur selon la technologie à fusibles.

A chaque entrée se trouve un inverseur pour avoir la vanable et son complément, ce qui est très utile dans l'écriture des équations logiques.

Les portes OU sont réalisées par des transistors montés en émetteurs suiveurs.

Si on a par exemple un PLA à 8 entrees et 8 sorties, on réalisera $2^8 \times 8 = 2^8 \times 2^3 = 2^{10} \times 2 = 2K$ combinaisons.

Ceci est donc équivalent à une mémoire ROM a 2K points mémoires ou de 2K bits.

Un PLA occupe donc moins de surface qu'une ROM à capacité égale et c'est cette solution qui sera choisie dans l'unité centrale du MOPET, mais au lieu d'utiliser des diodes, il sera très facile d'utiliser des MOS : dans ce cas, la matrice produit est constituée de NAND (fig. 35).




Fig. 34b : Fonction LDA dans une structure PLA à diodes fusibles.

Le séquenceur

Il s'agit d'un élément tres important de l'unité centrale. En effet, le séquenceur doit fournir :

- tous les signaux indispensables pour le milieu extérieur tels que :

* un Read/Write (Read = 1 Write = 0) pour lire une mémoire ou écrire.

un signal périodique à la fréquence de l'horloge interne pour être synchrone avec l'extérieur (nous verrons plus loin que ce problème est un peu plus complexe).

* l'indication de l'état interne de l'unité centrale (fetch, execute, arrêt...)

Il doit aussi mettre l'unite centrale dans un certain état




Fig. 35 : Représentation d'une structure PLA à NAND.




Fig. 36 : Principe d'un distributeur de phase. Si une instruction doit être exécutee en 10 périodes d'horioge, le distributeur sera bloqué à la 10° impulsion gráce à la sorte NAND

suivant la demande en provenance de l'extérieur :

- demande de mise en haute impédance de l'unité centrale
- * demande de ralentissement de la fréquence d'horloge (pour des circuits lents)
- changement immédiat de processus pour exécuter en urgence un autre programme (interruptions).

Enfin, et c'est son rôle principal, il doit repérer les microinstructions dans le temps.

Nous allons faire une analyse succincte de ce séquen-

Nous avons vu que l'exécution d'une instruction nécessite un certain nombre de micro-instructions élèmentaires. Il est donc très important que chacune de ces microinstructions, générées par le séquenceur, soit repérée dans le temps ; leurs phases doivent donc être émises par un distributeur de phase dont le principe est présenté fig. 36. gement d'une valour dans l'accumulateur.

Des impulsions d'horloge sont appliquées à un compteur. Un décodeur 1 parmi N fournit successivement à chacune de ses sorties les phases t1, t2, t3... tn.

Lorsqu'une instruction est décodée, le décodeur d'instruction ■ une de ses lignes qui passe à 1 (µI = 1).

Si on considère que cette instruction doit être exécutée en 10 coups d'horloge, il suffira de disposer une porte NAND avec t10 et µI en entrée ; la sortie de la porte bloquant le compteur arrêtera automatiquement le distributeur de phase à la 10^e impulsion d'horloge.

Il s'agit maintenant de mettre en équation toutes les microinstructions de l'unité centrale.

Pour simplifier le processus, supposons que l'unité centrale est dans le cycle exécute de : l'instruction LDA #\$3F (charge \$3F dans l'accumulateur A : l'instruction LDA est déià décodée).

Au temps T1 : le PC s'incrémente d'un pas et pointe sur l'opérande (pc + 1 = 1).

- t2 : Ili ligne Read passe à 1 pour lire le contenu de la mémoire = 3F.
- t3 : le contenu de pc est placé sur le bus d'adresses pco = 1, Read = 1, on lit donc le contenu pointé par pc.
 - t4: l'accumulateur A est chargé (Accin = 1, pco = 1, Read = 1),
 - t5 : le pc s'incrémente d'un pas (instruction suivante), la ligne Read est désactivée.

L'opérande LDA #\$3F est terminée, ce qui nous mêne aux équations suivantes :

> pc + 1 = LDA.(t1 + t5)pco = LDA.(t3 + t4)Read = LDA.(t2+t3+t4)Accin = LDA.t4

et au schéma de la figure 37.




Fig. 37 : Exemple des micro-instructions à générer pour l'instruction LDA (char-

Bien sûr, il faudra étudier chacune des micro-instructions pour l'ensemble des instructions.

Par exemple, si nous regardons l'équation de pco pour LDA # \$ 12, on trouvera une équivalence avec ADDA # \$ 20, CMPA # \$ 12, etc.

pco = LDA (t3+t4) pco = ADDA (t3+t4)pco = CMPA (t3+t4)

pco peut alors s'écrire pco = (LDA+ADDA+CMPA). (t3+t4).

On arrive ainsi à un ensemble d'équations représentatives de toutes les micro-instructions de l'unité centrale.

En remplaçant tout cela par un PLA on arrivera à simplifier d'une façon notable le schéma d'un séquenceur.

Le cheminement des informations dans une unité centrale

Nous allons expliquer le cheminement des informations dans une unité centrale.

Il ne s'agira pas de la réalité mais d'une approche car le constructeur ne fournit pas d'explications détaillées sur ce sujet et il faut bien le comprendre!

L'unité centrale doit fournir à l'extérieur au minimum :

- un bus de données bi-directionnel
- un bus d'adresses uni-directionnel
- une ligne de lecture/écriture
- une horloge mettant les périphériques en phase avec le travail de l'unité centrale.

Notons que la ligne READ/WRTIE, les bus de données et d'adresses doivent pouvoir se mettre en haute impédance. Afin de rendre les micro-instructions totalement transparentes pour le programmeur, on utilisera deux horloges distinctes : une horloge interne (φ int) synchronisant les micro-instructions et une horloge externe (f) dont une période représentera le travail de toute une séquence.

Si l'horloge interne a une fréquence quatre fois plus élevée que l'horloge externe, on aura huit périodes d'horloge interne soit huit micro-instructions à générer.

Afin de bien comprendre, nous allons exécuter le programme suivant : COP COP

\$1000 LDA # \$3F 86 3F \$1002 STA \$5000 B6 50 00 \$005

Soit à charger l'accumulateur A avec la valeur 3F (86 = COP 3F = OP) puis à stocker le contenu de A à l'adresse \$5000 (B6 = COP 5000 = 0P). Le programme se trouve localisé à l'adresse \$1000.

La figure 38 montre les différentes micro-instructions à générer au sein de l'unité centrale pour ces deux lignes de programme.

Remarquons que l'horloge de 4 MHz fabrique deux signaux : « int = 125 ns et une période de E = 500 ns. Les buffers d'adresse, de données et la ligne R/W sont à trois états (signal TSC = Three State Control), le signal latch sert à bloquer les lignes dans un état indéterminé.





Fig. 38 : Micro-instructions à générer par l'unité centrale pour LDA#\$3F et STA \$5000.






Fig. 40 : 2º séquence de LOA #\$38.

1ere séquence de LDA # \$3F (fig. 39):

On supposera que le compteur de programme PC contient au départ la valeur \$ 1000.

Période nº 1 de Ø int : on ouvre la ligne R/W (TSRC = 0) et on la positionne à 1, la sortie R/W passe donc à 1 après un certain délai dû à l'établissement de la tension.

Période n°2 de Ø int : on ouvre le compteur de programme (PC output = PCO) ainsi que le buffer d'adresse (TSCA = 0).

Après un certain délai, les adresses sont valides (stables), sur le bus d'adresse.

Période n°3 de Ø int : une impulsion latch sur le buffer d'adresse maintient le bus dans un état stable.

Période n°4 de Ø Int: ce qui permet d'incrémenter le compteur de programme (impulsion PC + 1) afin de pointer ultérieurement à l'adresse \$1001.

Période n°5 de Ø int : E passe à 1 et y restera jusqu'à la fin de la 8° période de Ø int.

Durant cette période, on ouvre le buffer de données TSCD = 0.

Période nº6 de Ø int : on oriente le buffer de données en entrées (puisqu'on fait une lecture de la mémoire).

Période n°7 de Ø int : la donnée doit être présente sur le bus de données, il suffit donc de la «latcher» dans le buffer. Période n°8 de Ø int : la donnée étant présente dans le buffer, il suffit de la charger dans le registre d'instruction IR (impulsion Instruction Register Load = IRL) puis de mettre tous les buffers en haute impédance pour finir la séquence TSCR = 1 TSCA = 1 TSCD = 1.

2º séquence de LDA #\$3F (fig. 40) :

Période nº 1 de Ø int : une impulsion «décode» permet de décoder le code opératoire reçu (86) se trouvant dans le registre d'instruction IR. Il s'agit de charger l'accumulateur A avec la valeur pointée par le compteur de programme PC. Période nº 2 de Ø int : on ouvre la ligne R/W et on la positionne à 1.

Période n°3 de Ø int : on valide le compteur de programme et on ouvre son buffer.

Période nº4 de Ø int : la valeur de PC (\$1001) se trouve «latchée» dans le buffer ; à ce moment, l'adresse est validée sur son bus.


Période nº5 de 6 int : le compteur de programme s'incrémente d'un pas et passe donc à \$1002.

Période n°7 de Ø int : c'est durant ce temps que l'on considère qu'une donnée est validée sur le bus, il suffit donc de la «latcher» dans le buffer. En l'occurrence, il s'agit ici de l'opérande \$3F puisque l'on pointe sur l'adresse \$1001.

Période nº8 de Ø int : une impulsion Accin charge l'accumulateur A avec la donnée se trouvant dans le buffer. Les bus sont à nouveau fermés.

7º phase : la donnée est «latchée». On écrit donc la valeur \$3F à l'adresse \$5000.

8° phase: on ferme les buffers et puisque PC = \$1005, on pourra exécuter une nouvelle instruction à la séquence suivante



Conclusion

L'instruction STA \$5000 s'est exécutée en cinq périodes d'horloge E soit $5~\mu s$.

On remarque à nouveau qu'une adresse est toujours valide lorsque E=1 et qu'une donnée est toujours disponible à la fin de E=1.

De plus, l'unité centrale passe finalement là majorité de son temps à lire.

En fait, on remarque sur les figures 39 à 45 qu'une adresse est stable à partir de la 3° phase de \mathscr{B} int.

Si l'on fabrique une nouvelle horloge Q en quadrature sur E et de même fréquence, on pourrait poser pour postulat :

- qu'une adresse est valide sur le front montant de Q

- la ligne R/W est également valide sur le front montant de Q

On aboutit ainsi aux schémas des figures 46 et 47 qui représentent l'état des bus d'adresses et de données pour une lecture et une écriture.

Remarque: dans les exemples que nous avons cités, le cheminement des micro-instructions en fonction des phases de Ø int n'est qu'une vue de l'esprit en comparaison avec la réalité mais cela donne une idée du fonctionnement interne de toute unité centrale.




Fig. 46 : Lecture de données en mémoire ou en provenance de périphériques. Leye = temps de cycle = durée d'une séquence (si $t=1\,$ MHz – teye = $1\mu s$.)

tavs : temps entre 1 Bas et () haut : 250 ms max

tad : temps de retard des adresses : 200 ns max

tacc : temps d'accès à la fecture : temps que mettra l'unité centrale pour acquérir une donnée : 695 ns min.

taq : temps entre adresse et () haut : 25 ns min.

tds : temps d'établissement des données en lecture : 80 ns min.




Fig. 47 : Ecriture de dennées en mémoire ou dans les périphériques. tidux : temps de retard des données : temps que mettra l'unité centrale pour envoyer une donnée : 225 ns max.

Sélection mémoire

Compte tenu des remarques précédentes, nous remarquons qu'il est possible de sélectionner une mémoire durant la moitié d'un cycle d'horloge de l'unité centrale lorsque E = 1 puisque c'est durant ce moment-là que l'on dispose des adresses et des données (à condition que la ligne R/W soit à un état significatif).

Si l'on dispose d'une mémoire dont le temps d'accès est inférieur à 500 ns, il est donc possible de sélectionner celle-ci comme le montre la figure 48. Un décodeur/démultiplexeur sélectionne une mémoire (une RAM par exemple), dans une plage d'adresses qui correspond à sa capacité et ceci, durant le temps où E = 1.

Puisque le bus d'adresse est stable durant cette demipériode, la mémoire acceptera ou fournira la donnée au bout d'un temps minimal tacc.


La ligne R/W permettra d'orienter le bus de données en entrée ou en sortie.

Conclusion:

Une instruction LDA #\$3F est donc exécutée en deux séquences (deux périodes de E) soit, dans notre exemple, en 2 µs.

On remarque également que c'est pendant E = 1, qu'une adresse est valide sur le bus d'adresse et c'est à la fin de E = 1 qu'une donnée est présente sur son bus.

Continuons nos investigations en passant à la deuxième






Fig. 48 : Sélection d'une mémoire RAM en lecture.

ligne de programme.

Il s'agit de stocker le contenu de l'accumulateur A à l'adresse \$5000.

1ere séquence de STA é5000 (fig. 41) :

Elle ressemble comme une soeur à la première séquence de LDA#\$3F, ce qui est normal puisqu'il s'agit d'acquérir le code opératoire (B6) afin de le décoder.

2ème séquence de STA \$5000 (fig. 42) :

Il s'agit d'une séquence presque perdue puisqu'elle ne sert qu'à décoder l'instruction.

3ème séquence de STA \$5000 (fig. 43) :

Cette séquence est à nouveau classique puisqu'elle ressemble à la première : la donnée reçue (\$50 puisque le compteur de programme pointe à l'adresse \$1003) est chargée dans la partie haute du registre temporaire d'adresse (ADRH).

Remarquons qu'il ne faut surtout pas charger le compteur de programme avec la valeur \$5000 car on perdra définitivement la valeur correspondant à la suite du programme!

4ème séquence de STA \$5000 (fig. 44) :

Cette séquence ressemble à la troisième. On charge la donnée (\$00 puisque PC pointe en \$1004) dans la partie basse du registre temporaire d'adresse (impulsion ADRL). A l'issue de cette séquence, le registre temporaire d'adresses contient la valeur \$5000.

5ème séquence de STA \$5000 (fig. 45):

1°° phase : on positionne la ligne R/W à 0 afin d'opérer une écriture en mémoire.

2ème et 3ème phase : on délivre le contenu du registre temporaire sur le bus d'adresses.

4ème et 5ème phase : le buffer de données est orienté dans le sens Unité Centrale-Mémoire.

6ème phase : le contenu de l'accumulateur est délivré sur le bus de données (impulsions Accout).

Le 6809

L'unité centrale que nous allons étudier durant les chapitres qui suivent porte la référence EF 6809, elle est fabriquée par la société Thomson-EFCIS, le créateur étant Motorola. Ce microprocesseur existe en trois versions :

- EF 6809 fonctionne avec une fréquence d'entrée de
- 4 MHz, et délivre donc une fréquence E = 1 MHz;
- EF 68 A 09 avec f = 6 MHz et E = 1,5 MHz;
- EF 68 B 09 avec f = 8 Mhz et E = 2 MHz.

La puissance dissipée est de 1 W max. (sous 5 V).

La figure 49b nous donne le brochage de ce composant, on note qu'il comprend :

Le 6809 comprend cinq registres internes de 16 bits et 4 registres de 8 bits (fig. 49a), ils seront décrits en détail dans le chapitre suivant.

Nota: la suite de ce chapitre est tirée de documents EFCIS.




Fig. 49a : Synoptique du 6809.




Fig. 49b : Brochage du 6809.

- un bus d'adresses (A0-A15): lorsque le bus n'est pas utilise par le 6809 pour un transfert de données, il sort l'adresse \$FFFF R/W = 1 et BS = 0.

Nous avons vu que les adresses sont validées sur le front montant de Q. Tous les amplificateurs du bus d'adresses sont mis à l'état haute impédance lorsque la sortie BA est à l'état haut.

- un bus de données (D0-D7) : il est bidirectionnel et sert à la transmission de données 8 bits :

- une ligne de lecture-écriture (R/\overline{W}) : cette ligne indique le sens du transfert des données sur le bus données. Un niveau bas indique que l'unité centrale procède à une écriture, R/W passe à l'état haute impédance lorsque BA est à l'état haut. R/W est valide sur le front montant de Q.

- une ligne d'initialisation (RESET): un niveau bas sur cette entrée trigger de Schmitt durant un temps supérieur à un cycle bus provoque une initialisation de l'unité centrale (fig. 50). Les vecteurs d'initialisation seront accessibles aux adresses \$FFFE et \$FFFF dès lors que la condition logique BA = 0 et BS = 1.

A la mise sous tension, cette ligne doit être maintenue à l'état bas jusqu'à ce que l'oscillateur d'horloge ait atteint un régime de fonctionnement normal.

Un simple réseau RC peut être utilisé pour initialiser l'ensemble du système puisque l'entrée Reset du EF 6809 possède un trigger de Schimtt ayant une tension de seuil supérieure à celle des périphériques standards. Ce seuil de tension plus élevé garantit que tous les périphériques ne sont pas en phase d'initialisation après le processeur.



Fig. 50: Fonctionnement d'un RESET.

- une ligne d'arrêt (HALT) : un niveau bas sur cette entrée provoque l'arrêt du microprocesseur à la fin de l'instruction en cours et celui-ci demeure à l'arrêt indéfiniment sans perte de données. A l'arrêt, la sortie BA passe à l'état haut indiquant que les bus sont à l'état haute impédance. BS est aussi à l'état haut indiquant que le processeur est arrêté ou à l'état bus accordé. A l'état arrêt, le microprocesseur ne répond pas à des demandes externes en temps réel (FIRQ, IRQ) bien que DMA/BREQ soit toujours accepté, et que NMI et RESET soient mémorisées pour une réponse ultérieure. A l'état arrêt, Q et E continuent à fonctionner normalement. Si le microprocesseur est arrêté (RESET. DMA/BREQ), l'état HALT (BA et BS = 1) peut être atteint lorsque l'entrée Halt est mise à l'état bas bien que l'entrée Reset soit encore à l'état bas. Si DMA/BREQ et HALT sont tous les deux à l'état bas, le processeur continuera jusqu'au dernier cycle de l'instruction sur lequel le processeur sera arrêté (fig. 51).

 deux lignes d'état du bus (BA = Bus Available, BS = Bus Status : BA = Bus accordé ou Bus libre, BS = état du bus.

La sortie BA indique qu'un signal de commande interne fait passer les bus du microprocesseur à l'état haute impédance. Ce signal n'implique pas que le bus soit disponible pendant plus d'un cycle.

Lorsque BA passe à l'état bas, un cycle perdu supplémen-



Fig. 51 : Fenctionnement du buit et exécution d'une seule instruction.

taire se déroule avant que le microprocesseur n'occupe le bus.

Le signal de sortie état du bus, lorsqu'il est décodé avec BA, représente l'état du microprocesseur (validé sur le front montant de Q) :

ВА	BS	Etat du microprocesseur
0	0	Fonctionnement normal
0	1	Reconnaissance d'interruptions
1	0	Reconnaissance de l'instruction SYNC
1	1	Arrêt ou Bus accordé


Une reconnaissance d'interruption (BA = 0, BS = 1) est présentée durant les deux cycles d'acquisition du vecteur d'interruption (RESET, NMI, IRQ, SWI, SW12, SW13).

Cet état détecté et le décodage des quatre lignes d'adresses de poids faibles indiquent à l'utilisateur quel est le niveau d'interruption pris en compte et permet une vectorisation par les périphériques.

Il y a reconnaissance de synchronisation lorsque le microprocesseur rencontre l'instruction de synchronisation (SYNC), celle-ci est indiquée par BA = 1 et BS = 0, signifiant que le microprocesseur est en attente de synchronisation extérieure par l'intermédiaire d'une ligne d'interruption. La condition BA = BS = 1 est vraie lorsque le microprocesseur est dans l'état Halt ou bus accordé (ligne Halt = 0).

- une ligne d'interruption Non Masquable (NMI = Non Masquable Interrupt): un front descendant sur cette entrée entraîne une séquence d'interruption non masquable. Une interruption non masquable ne peut pas être inhibée par programme et possède une priorité supérieure à FIRQ, IRQ ou aux interruptions logicielles. Lors d'une reconnaissance de NMI, l'état complet du microprocesseur est sauvegardé sur la pile. Après initialisation, une NMI ne sera prise en compte qu'après le premier chargement par programme du pointeur de pile S.

La largeur d'impulsion de NMI, à l'état bas, doit être au moins d'un cycle E. Si l'entrée NMI n'a pas un temps d'établissement suffisant en regard de Q, l'interruption ne sera prise en compte qu'au cycle suivant (fig. 52).



Flg. 52 : Exécution de TRO ou NWI.

- une ligne de demande d'interruption rapide (FIRQ = Fast Interrupt Request) : un niveau bas sur cette broche entraîne la séquence d'interruption rapide, à condition que le bit masque F du registre de condition soit à 0.

Cette interruption a priorité par rapport à une demande d'interruption standard IRQ, elle est plus rapide puisqu'il n'y a sauvegarde sur la pile que du registre code condition et du compteur de programme. Le sous-programme de traitement des interruptions doit libérer la source d'interruption avant l'exécution de l'instruction RTI (fig. 53).




Fig. 53 : Exécution de l'interruption FIRQ.

- une ligne de demande d'interruption (IRQ = Interrupt Request) : un niveau bas appliqué à cette entrée entraîne la séquence de traitement d'interruption IRQ, à condition que le bit masque I du registre de condition soit à 0.

Cette séquence réalisant la sauvegarde de l'état complet du processeur, la réponse sera plus lente que pour le FIRQ. Par ailleurs, IRQ a une priorité plus basse que FIRQ. Là encore, le sous-programme de traitement des interruptions doit libérer la source d'interruption avant d'exécuter l'instruction RTI (fig. 52).

- deux lignes XTAL et EXTAL : ces broches d'entrée sont utilisées pour connecter l'oscillateur interne à un quartz externe à résonance parallèle.

Par ailleurs, la broche EXTAL peut être utilisée comme une entrée niveau TTL pour une horloge extérieure en mettant XTAL à la masse. Le quartz ou la fréquence externe est quatre fois la fréquence bus (fig. 54). Les règles d'implantation propres aux circuits RF doivent être observées dans le tracé des circuits imprimés.

deux lignes E et Q : E est identique au signal d'horloge

 ø 2 du EF 6800 ; Q est un signal d'horloge en quadrature qui pilote E.




Fig. 54 : Connexion du quartz et démerrage de l'esciliateur.

Q n'a pas d'équivalent sur le EF 6800. Les adresses du microprocesseur sont validées sur le front montant de Q. Les données sont mémorisées sur le front descendant de F

Le diagramme des temps pour E et Q est montré figure 55.




Fig. 55 : Relation entre t et Q.

- une ligne Memory Ready (MRDY = mémoire prête): cette entrée de commande permet l'allongement de E pour augmenter le temps d'accès aux données. Lorsque MRDY est à l'état haut, E est en fonctionnement normal. Lorsque MRDY est à l'état bus, E peut être allongé de multiples




Fig. 56s : MRDY Timing.

entiers de 1/4 de cycle bus, permettant ainsi l'utilisation de mémoires lentes comme indiqué figure 58.

L'allongement maximum est de 10 microsecondes. Pendant les accès mémoires non utiles, MRDY n'a pas d'effet sur l'allongement de E. Ceci évite le ralentissement de la vitesse du processeur pendant les accès bus non utiles.

- une ligne DMA/BREQ (Direct Memory Access/Bus Request = Accès Direct à la Mémoire/Demande de Bus) : l'entrée DMA/BREQ offre une méthode de suspension d'exécution et d'acquisition du bus du microprocesseur




Fig 56b : MRBY synchronisation.

VALEURS LIMITES

Valeurs	Symboles	Valeurs	Unités
Tension d'alimentation	Voc	-0.3 à +7.0	٧
Tension d'entrée	Vin	-0.3 A + 7.0	٧
Température de fonctionnement	TA	0 à • 70	°C
Température de stockage	Ystg	-55 à + 150	'C
Résistance thermique	0 JA	70	C.W

Les entrées de ce circuit sont protégées contre les hautes tensions statiques et les champs électriques ; toutefois, il est recommandé de prendre les précautions normales pour éviter toute tension supérieure aux valeurs limites sur ce circuit à haute impédance.

CARACTÉRISTIQUES ÉLECTRIQUES (V_{CC*} 5.0 V + 5 %, V_{SS*} 0, T_{A*} 0 à 70°C sauf spécifications contraires)

Caractéristic	lned	Symboles	Min	Тур	Max	Unités
Tension d'entrée à l'état haut	logique, EXtal RESET	VIH	VSS + 2 0 VSS + 4 0		VDD VDD	٧
Tension d'entrée à l'état bas	log-que RESET, EXtar	VIL	VSS 03		VSS + 08	V
Courante de fuite en entrée IVin= 0 à 5,25 V, V _{CC} = maxi	logique	lin		10	2 5	μА
Tension de sortie à l'état haut llcharge = -205 µA , VCC= min) llcharge = -145 µA , VCC= min) llcharge = -100 µA , VCC= min)	D0-D7 A0-A15, R/W, Q, E BA, BS	VOM	VSS · 2 4 VSS · 2 4 VSS · 2 4	-	-	٧
Tension de sortie à l'état bas (l'charge = 20 mA . VCC = min)		VOL			VSS -05	٧
Puissance dissipée		PD			10	W
Capacité # (V _{in} = 0, T _A = 25°C, f = 1,0 MHz)	DO-D7 entrées logiques, EXtal AO-A15, R/W	Cout		10 7	15 10 12	pf
Fréquence de travail (Quartz ou entrée extérieure)	EF6809 EF68B09	TXTAL		-	6 8	MHz
Trois états, courant d'entrée (Vin= 0,4 à 2,4 V, VCC= max)	D0-D7 A0-A15, R/W	ITSI		20	10	μА

CARACTERISTIQUES DYNAMIQUES (lecture - écriture) (figures 1 et 2)

			EF6809			EF68A09					
Caractéristiques	Symboles	Min	Тур	Max	Min	Тур	Mex	Min	Тур	Mex	Unité
Temps de cycle	ICYC	1000	-	_	667			500			ns
Temps utile total	tut	975			640	-	-	480		-	กร
Temps d'accès à la lecture tac= (tAD= tDSR)	IACC	695	-	-	440	-	-	320	-	_	ns
Temps d'étab, données flect.]	IDSR	80	-	-	60	-	-	40	_		ns
Temps de maintien donn, (ent.)	1DHR	DHR 10 - DHW 30		10	-	-	10	_		ns	
Temps de maintien donn. (sort.)	†DHW	30	-		30	-		30			ns
Temps maintien des adresses (adresses, R/W)	[‡] AH	30	_	-	30		-	30	_	_	ns
Temps de retard des adresses	tAD.		-	200	-	_	140	_	-	110	ns
Temps de retard des données	toow		-	225	-		180	-	-	145	ns
Temps entre E bas et Q haut	IAVS		-	250		T -	165			125	ns
Temps entre adresse et Q haut	TAQ	25	-	-	25		_	15			ns
Horloge proces., état bas	IPWEL	450			295		-	210			ns
Horloge proces., état haut	IPWEH	450	_	-	280		-	220	-	-	ns
MRDY, temps d'établissement	IPCSR	60	-		60			60	-	_	ns
Temps d'établis, interruptions	IPCS	200	-	-	140	-	-	110		-	ns
HALT, temps d'établissement	TPCSH	200	-	-	140	-		110	-		ns.
RESET, temps d'établissement	IPCSR	200			140		_	110	_		ns
OMA/BREQ, temps d'établis.	IPCSD	125		-	125	_	_	125	-		ns
Temps démarrage de l'oscillateur	tro	100	_	_	100		-	100	-	-	ms
E, tps de montée et de descente	TER LEF	5	-	25	5	-	25	5		20	ns
Temps de montée et de déscente du processeur	IPCR.	-	-	100		_	100	_	-	100	ns
Q, tps de montée et de descente	IOR. IQF	5		25	5	-	25	5	_	20	ns
Q, état heut	IPWOH	450		-	280	-	_	220	-	_	ns

pour une autre utilisation comme montré en figure 57. Des utilisations types comprennent le DMA et le rafraîchissement des mémoires dynamiques.

La transition de DMA/BREQ doit se produire pendant Q. Un niveau bas sur cette broche arrêtera l'exécution de l'instruction à la fin du cycle en cours.

BA = BS = 1 indique la prise en compte de la demande faite par DMA/BREQ, le circuit demandeur aura alors jusqu'à 15 cycles bus avant que le microprocesseur ne récupére le bus pour auto-rafraichissement.

L'auto-rafraîchissement nécessite un cycle bus comportant un cycle perdu de début et de fin (figure 57).

En général, le contrôleur de DMA fait une demande d'accès au bus en mettant au niveau bas la broche DMA/BREQ sur le front montant de E. Lorsque le microprocesseur répond avec BA = BS = 1, ce cycle est un cycle perdu utilisé pour transfèrer le contrôle au système de DMA.




Fig. 57a : Diagramme de temps typique de l'entree DMA (< 14 cycles).

Les faux accès mémoires doivent être évités pendant tout cycle perdu. Lorsque BA est remis à 0 (soit comme résultat de DMA/BREQ = 1, ou auto-rafraîchissement du microprocesseur), le circuit DMA doit être déconnecté du bus. Un autre cycle perdu s'écoule avant que le microprocesseur ne se voit alloué un accès mémoire pour transférer le contrôle sans litige.

Nota: se reporter au chapitre III pour de plus amples informations sur les lignes RESET, NMI, FIRQ, IRQ, Halt, DMA/BREQ.




Fig. 57b : Diagramme des temps auto-rafraichissament en DMA (> 14 cycles).




Fig. 57c : Legique de DMA/VNA.

Fig. 57. DMA/VMA est un signal externe au CPU, mais nécessaire pour la gestion du DMA.

Chapitre 2

Un petit système d'initiation : le Microkit 09

DESCRIPTION DE LA CARTE UNITE CENTRALE ET DE LA CARTE CLAVIER.

Description de la carte unité centrale (U.C.)

La carte unité centrale est le cœur et le «cerveau» du Micro Kit 09°. C'est elle qui supporte le microprocesseur 6809, sa mémoire vive, sa mémoire morte ainsi qu'un périphérique d'entrée-sortie (6821).

Dans un système à microprocesseur, il faut, pour bien utiliser toutes ses possibilités, connaître les deux points suivants :

- L'architecture Hard (matériel) du système. (Fonctionnement des différents éléments constituant la ou les cartes).
- Maîtriser le Soft (logiciel) c'est-à-dire bien connaître toutes les possibilités du microprocesseur au niveau des instructions.

Le deuxième point sera expliqué en détail dans la troisième partie de cet ouvrage. Pour le moment, nous allons nous intéresser à la partie matériel du Micro Kit 09.

La carte unité centrale est donc composée de cinq circuits intégrés (6809, 6821, 6116, 74LS 138, 2716) dont nous allons détailler dans la suite le brochage et le fonctionnement

Le CPU (Control Processing Unit) 6809. Description des broches

Le 6809 est un circuit intégré en boîtier DIL 40 broches fabriqué en technologie MOS canal N et mono-tension 5 V. Le brochage de ce microprocesseur est donné en figure 1.




Fig. 1: Le microprocesseur 6809.

- Ao - A15 (broches 8 à 23)

Bus d'adresses du microprocesseur. C'est un bus de 16 bits, ce qui permet un adressage de 65 536 (216) cases mémoires (mémoires ou périphériques). Ces lignes sont le reflet du Registre Compteur Programme (CP) du microprocesseur. Ce sont des sorties.

- Do → D7 (broches 24 à 31)

Bus de données du microprocesseur. C'est un bus bidirectionnel de 8 bits par lequel transitent toutes les informations de la périphèrie vers le microprocesseur et vice-versa.

- Vss et Vcc (broches 1 et 7)

Broches d'alimentation du boîtier : Vss est la masse et Vcc le +5 V.

- NMI, IRQ; FIRQ (broches 2, 3 et 4)

Ce sont les lignes d'interruption du 6809. Lorsqu'un niveau logique 0 est présent sur l'une de ces entrées, le programme en cours d'execution est interrompu et le microprocesseur exécute un programme dit d'interruption (voir chapitre 3).

NMI: ligne d'interruption non masquable IRQ: ligne d'interruption la moins prioritaire

FIRQ: ligne d'interruption rapide

Ces lignes sont toutes des entrées.

- BA; BS (broches 6 et 5): ce sont les lignes d'état du microprocesseur. Ce sont des sorties et le tableau 1 donne l'état du microprocesseur en fonction de BA et BS.

Tableau nº1

BA	BS	Etat du microproceseur
0	0	Normal
0	1	Reconnaissance d'interruption
1	0	Reconnaissance de synchro. externe
1	1	Arrêt ou Bus Accordé.

 R/W (broche 32): ligne de lecture/écriture. Cette ligne indique à la périphérie si le microprocesseur est en lecture ou en écriture de données. Cette ligne est une sortie.


Le Micro Kit 09 est un micro-ordinateur simplifié permettant l'étude du microprocesseur 6809

 $R/\overline{W} = 1$ - lecture, le bus de données est en entrée $R/\overline{W} = 0$ - écriture, le bus de données est en sortie

- E et Q (broches 34 et 35) : signaux d'horloge du CPU. E : signal de synchronisation avec la périphérie. La fréquence de cette ligne est celle de base du microprocesseur (horloge divisée par 4).

Q : ce signal est en quadrature avec E.

Les adresses des microprocesseurs sont correctes à partir d'un front montant de Q. Les données sont mémorisées sur un front descendant de E. Ces deux lignes sont des sorties.




 Halt (broche 40): cette ligne permet d'interrompre un programme en cours en appliquant un niveau bas sur cette entrée.


Le microprocesseur termine l'instruction en cours puis arrête le déroulement du programme.

Lorsque cette ligne repasse au niveau haut, le programme se continue sans qu'il y ait perte d'information.

- XTAL et EXTAL (broches 38 et 39) : ces broches sont connectées au circuit horloge du CPU. Deux schémas peuvent être adoptés pour ces entrées :
- Résonance parallèle :



- Possibilité de brancher une horloge TTL externe :



Le quartz ou l'horloge externe sont égales à quatre fois la fréquence bus (E et Q). Le schéma choisi pour le micro-kit est le premier avec Q = 4 MHz et C = 22 pF.

- RESET (broche 37): broche d'initialisation Hard du microprocesseur. Cette ligne active au niveau bas a pour effets:
- . arrêt de l'instruction en cours
- . registre de page DP = 00
- . interruptions IRQ et FIRQ sont masquées
- l'interruption non masquable NMI est désarmée

Le vecteur d'initialisation est disponible aux adresses FFFE et FFFF, c'est-à-dire que le microprocesseur dépose dans un premier temps l'adresse FFFE sur le bus d'adresses et lit un premier octet que nous appellerons octA, puis dépose FFFF et lit un second octet que nous appellerons octB. L'adresse formée par octA et octB est celle de la première instruction exécutée par le microprocesseur.

Cette ligne est une entrée.

(Toute mise sous tension commence automatiquement par un RESET.)

- MRDY (broche 36): cette broche permet par un allongement de l'horloge E du CPU, d'autoriser la lecture ou l'écriture d'une mémoire ou d'un périphérique dont le temps d'accès est plus lent que celui du 6809; La valeur maximale est de 10 μs. Cette ligne est une entrée.

- DMA/BREQ (broche 33): cette ligne permet une utilisation des bus du microprocesseur par un circuit extérieur (mise en haute impédance des bus). Par exemple, pour faire du DMA ou du rafraîchissement mémoire.

Ainsi s'achève la description des broches du microprocesseur.

Brochages des mémoires de la carte CPU

Les mémoires utilisées sont les suivantes :

- mémoire vive : RAM 6116 qui est une ram de 2 K \times 8 contenant chacune un mot de 8 bits.

(Random Access Memory) = RAM

2048 adresses = 2K

- mémoire morte : EPROM 2716 qui est une EPROM de 2 K×8.

(Erasable program read only memory) = EPROM.

Le brochage de ces deux circuits sera étudié en même temps du fait que seules quelques broches ont des fonctions différentes.

Le brochage de ces deux circuits est donné à la figure 2.

- A0 à A10 : bus d'adresses des mémoires. Ces lignes sont connectées directement sur le bus d'adresses du CPU. Ce sont des entrées.
- D0 à D7 : bus de données des mémoires. Ces lignes sont connectées directement sur le bus de données du 6809 ; ces lignes sont bidirectionnelles pour la RAM 6116 et à lecture seule pour la ROM 2716 (sorties).
- Vcc et Vss (broches 24 et 12) : lignes d'alimentation des mémoires Vcc = +5 V'et Vss = masse.




Fig. 2

- CS (broches 18) ou Chip Select : broche de sélection du boîtier. Un niveau bas sur cette entrée signale au circuit considéré que le microprocesseur désire dialoguer avec lui. Cette broche a pour effet de passer le bus de données des mémoires dans un état haute impédance lorsqu'elle est au niveau 1 logique (+5 V).
- OE (broche 20) ou Output Enable : lorsqu'elle est à 1, cette ligne permet une diminution de la consommation du boîtier pour alimenter, par exemple, le boîtier avec une pile (sauvegarde de la RAM alimentation coupée). Au niveau bas, cette ligne a le même effet que le CS.

Pour sélectionner un boîtier, il faut donc que les broches CS et OE soient toutes les deux au 0 logique (voir décodage d'adresse).

- R/\overline{W} (broche 21 de 6116) : ligne d'écriture ou de lecture de la RAM. Cette ligne donne le sens des données :

 $R/\overline{W} = 1 \rightarrow D0$ à D7 de la RAM en sortie.

R/W = 0 → D0 à D7 de la RAM en entrée.

La ROM 2716 ne possède pas cette ligne du fait qu'elle est

 Vpp (broche 21 de la 2716): cette ligne est utilisée pour programmer la mémoire 2716. En mode normal, cette ligne est au +5 V. En mode programme, cette ligne est à +25 V.
 Pour le Micro Kit cette ligne est reliée en permanence au +5 V.

Circuit de décodage d'adresse de la carte CPU (74LS138)

Ce circuit est un multiplexeur démultiplexeur 1 parmi 8 dont le brochage est donné figure 3.





Fig. 3: 74LS 138.



Schâme de principe du 74LS 138.

Plutôt qu'une description des broches, la table de vérité cidessous est plus parlante et évite un long discours.

TRUTH TABLE

		INP	UTS			OUTPUTS										
Ēı	E	Es	Ao	At	A ₂	δo	Ōt	Ö2	Ō3	Ō4	Ō5	Ōe	Ō			
н	Х	Х	Х	Х	X	Н	н	Н	н	н	Н	Н	н			
X	Н	Х	X	X	X	Н	Н	Н	H	H	H	H	H			
X	X	L	X	X	Х	Н	H	Н	H	Н	H	Н	Н			
L	L	н	L	L	L	L	н	н	Н	Н	н	Н	н			
L	L	H	Н	L	L	H	L	H	H	H	H	H	H			
L	L	H	L	H	L	H	H	L	H	Н	H	H	H			
L	L	H	н	H	L	н	Н	Н	Ł	H	H	Н	Н			
L	L	н	L	L	н	н	н	H	н	L	H	н	н			
L	L	H	н	L	н	Н	H	H	H	H	L	Н	H			
L	L	н	L	H	H	н	H	н	H	H	Н	L	H			
_	L	н	Н	H	н	н	H	H	H	H	H	H	L			

Brochage du PIA 6821

Ce circuit est un périphérique d'entrée-sortie parallèle permettant sur le Micro Kit 09 de gérer toute la carte clavier (afficheur, clavier, etc...).

Le brochage de ce circuit est donné en figure 5.

 Vcc et Vss (broches 1 et 20): lignes d'alimentation du 6821.

La fonction de ce circuit dans le Micro Kit est de découper l'espace mémoire adressable par le 6809 en 8 blocs de 8 Koctets (8192 adresses) afin de fabriquer avec le bus d'adresses du 6809 les signaux CS des différents circuits présents sur la carte CPU.

Le découpage mémoire obtenu avec ce circuit est donné en figure 4.




Fig. 4 : Découpage mémoire.

PAO C 2 390 CA2 PA1 C 3 380 1 RQA PA2 C 4 370 1 RQB PA3 C 5 360 RS0 PA4 C 6 350 RS1 PA5 C 7 340 RESET PA6 C 0 330 00 PA7 C 9 32 D 0 PB0 C 10 31 D 02 PB1 C 11 30 D 03 PB2 C 2 29 D 04 PB3 C 12 290 D 6 PB5 C 15 260 D 7 PB6 C 16 250 E PB7 C 17 240 CS 1 C B1 C 18 230 CS 2 C B2 C 19 22 D CS0 Vcc C 20 21 D R/W
PA2C 4 37 D I RQB PA3C 5 36 D RS0 PA4C 6 35 D RS1 PA5C 7 34 D RESET PA6C 8 33 D 00 PA7 0 9 32 D 01 PB0C 10 31 D 02 PB1C 11 30 D 03 PB2C 12 29 D D4 PB9C 13 28 D 05 PB4C 14 27 D 06 PB5C 15 26 D 07 PB6C 16 25 D E PB7C 17 24 D CS 1 CB1C 18 23 D CS 2 CB2C 19 22 D CS0
PA3C 5 360 RS0 PA6C 6 350 RS1 PA5C 7 340 RESET PA6C 8 330 00 PA7C 9 32 D D1 PB0C 10 31 D O2 PB1C 11 30 D O3 PB2C 12 290 D4 PB9C 13 280 O5 PB4C 14 270 O6 PB5C 15 260 D7 PB6C 16 25 D E PB7C 17 240 CS 1 CB1C 18 230 CS 2 CB2C 19 22 D CS0
PAG 6 35 D RS1 PAS C 7 34 D RESET PAG 0 33 D D0 PA7 C 9 32 D D1 PB0 C 10 31 D O2 PB1 C 11 30 D O3 PB2 C 12 29 D D4 PB3 C 14 27 D O6 PB5 C 15 26 D D7 PB6 C 16 25 D E PB7 C 17 24 D CS 1 CB1 C 18 23 D CS 2 CB2 C 19 22 D CS0
PASC 7 34 D RESET PA6 C 0 33 D O0 PA7 C 9 32 D D1 PB0 C 10 31 D O2 PB1 C 11 30 D O3 PB2 C 12 29 D D4 PB3 C 13 28 D O5 PB4 D 14 27 D O6 PB5 C 15 26 D D7 PB6 C 16 25 D E PB7 C 17 24 D CS 1 C B1 C 18 23 D CS 2 C B2 C 19 22 D CS 0
PA6 C 0 33 D 00 PA7 C 9 32 D 01 PB0 C 10 31 D 02 PB1 C 11 30 D 03 PB2 C 12 29 D 04 PB3 C 13 28 D 05 PB4 C 14 27 D 06 PB5 C 15 26 D 07 PB6 C 16 25 D E PB7 C 17 24 D CS 1 C B1 C 18 23 D CS 2 C B2 C 19 22 D CS 0
PA6 C 0 33 D 00 PA7 C 9 32 D 01 PB0 C 10 31 D 02 PB1 C 11 30 D 03 PB2 C 12 29 D 04 PB3 C 13 28 D 05 PB4 C 14 27 D 06 PB5 C 15 26 D 07 PB6 C 16 25 D E PB7 C 17 24 D CS 1 C B1 C 18 23 D CS 2 C B2 C 19 22 D CS 0
PA7 C 9 32 D 01 PB0 C 10 31 D 02 PB1 C 11 30 D 0 3 PB2 C 12 29 D 04 PB3 C 13 28 D 05 PB4 C 14 27 D 06 PB5 C 15 26 D 07 PB6 C 16 25 D E PB7 C 17 24 D C5 1 C B1 C 18 23 D C5 2 C 62 C 19 22 D C5 0
PB0 C 10 31 0 02 PB1 C 11 30 0 0 3 PB2 C 12 29 0 04 PB3 C 13 28 0 05 PB4 0 14 27 0 06 PB5 C 15 26 0 07 PB6 C 16 25 0 E PB7 C 17 240 C5 1 CB1 C 18 23 0 C\$ 2 C62 C 19 22 0 C\$ 0
PB1 C 11 30 D D 3 PB2C 12 29 D D 4 PB3C 13 28 D D 5 PB4 C 14 27 D D 6 PB5C 15 26 D D 7 PB6C 16 25 D E PB7C 17 24 D CS 1 CB1C 18 23 D CS 2 CB2C 19 22 D CS 0
PB2C 12 29 D 0 6 PB3C 13 28 D 05 PB4 D 14 27 D 06 PB5C 15 26 D 07 PB6C 16 25 D E PB7C 17 24 D CS 1 CB2C 19 22 D CS 0
PBG 13 28 0 05 PBG 14 27 0 06 PBG 15 26 0 07 PBG 16 25 0 E PB7 17 24 0 CS 1 CB1 18 23 0 CS 2 CB2 19 22 0 CS 0
PBL 0 14 27 0 06 PBS 0 15 26 0 07 PB6 0 16 25 0 E PB7 0 17 24 0 CS 1 CB1 0 18 23 0 CS 2 CB2 0 19 22 0 CS 0
PB5C 15 26 07 PB6C 16 25 0 E PB7C 17 24 0 CS 1 CB1C 18 23 0 CS 2 CB2C 19 22 0 CS 0
PB6D 16 25 D E PB7D 17 24 D CS 1 CB1D 18 23 D CS 2 CB2D 19 22 D CS 0
P _{B7} cl 17 24 b cs ₁ cs ₂
C _{B1}
CB2C 19 22 D CS ₀
V _{cc} d 20 21 D R/₩
.,

Fig. 5 : En PIA 6821.

- PAO à PA7 (broches 2 à 9) : Port A. Ce sont des lignes d'entrée/sortie programmables par le microprocesseur.
- PB0 à PB7 (broches 10 à 17) : Port B. Idem PA0 à PA7.
- CA2 et CA1 (broches 39 et 40) : lignes de dialogue du port A.
- CB1 et CB2 (broches 18 et 19) : lignes de dialogue du port
 B.
- D0 à D7 (broches 33 à 26) : bus de données du 6821 connecté directement au bus de données du CPU 6809.
- E (broche 25) : signal de synchronisation des échanges avec le 6809.
- R/W (broches 21) : signal de lecture-écriture venant du
- RS1 et RS0 (broches 35 et 36) ou Register Select : lignes de sélection des registres internes du circuit généralement

connectées aux lignes A0 et A1 du microprocesseur.

- RESET (broche 34) : ligne d'initialisation du périphérique généralement connectée à la ligne RESET du CPU.

- IRQA et IRQB (broches 37 et 38) : lignes d'interruption du périphérique correspondant respectivement au port A et au port B.

- CS0, CS2 et CS1 (broches 22 à 24) ou Chip Select : lignes de sélection du boîtier. CS0 et CS1 sont actives au niveau 1 logique alors que CS2 est active au niveau bas.

Ainsi s'achève la description des circuits de la carte CPU. Nous allons maintenant pouvoir entrer dans le vif du sujet.


Carte périphérique (clavier)

Cette carte est composée du clavier évidemment, mais aussi des afficheurs, permettant de visualiser toutes les informations nécessaires, ainsi que les circuits de commande des afficheurs et l'interface cassette.

Description des circuits composant cette carte

- le 74LS240

Ce circuit est un octal Buffer couramment utilisé en microinformatique. Le brochage est donné figure 6.



 O₁ ↑
 16 Vac

 O₂ 2
 15 A₂

 O₂ 3
 16 A₁

 O₃ 4
 13 A₂

 O₄ 5
 12 A₃

 O₅ 6
 11 O₆

 O₆ 7
 10 O₆

 O₆ 8
 9 O₇

Fig. 6: Le Buffer 74LS 240.

Fig. 7: Brochage du 74 LS 42.

- Le 7442

C'est un multiplexeur démultiplexeur 1 parmi 10. Table de vérité et brochage en figure 7.

TRUTH TABLE

	ICD I			EXC		S IN	PUT		EXC!			T ALL TYPES DECIMAL OUTPUT										
Ao	Az	Aı	Ao	A	Az	Aı	Au	As	Az	Ατ	Ae											
L	ſ.	L	L	L	L	н	н	L	L	14	L	L	H	ы	H	н	H	94	14	н	14	
1	a.	L	Н	L	H	L	L	L	H	11	L	Н	L	H	94	10	14	94	80	H	(4)	
L	1.	14	L	L	H	L	н	Ł	H	848	H.	H	H	L	24	0:0	H	84	10	H	11	
L	Ł	H	н	L	H	94	L	L	H	E.	Η.	н	H	H	L	н	H	91	90	H	11	
L	н	L	L	L	н	н	н	L	94	E.	L	н	н	114	H	L	н	H	Н	н	14	
L	040	A.	64	H	l,	l.	L	ы	H	TL.	L	Hi	H	H	H	10	L	14	H	H	H	
L	94	H	L	H	L.	L	H	н	H	L.	н	Н	H	H	84	0-0	[10]	16	H	94	[4]	
L	(H	H	Н	н	L	н	L	H	H	14	H	110	10	94	86	8-8	[14]	H	L	H	H	
н	Ł	L	L	н	L	м	H	14	84	H	L	н	10	Н	84	8-0	н	H	н	L	н	
н	L	L	н	H	H	L	L	н	L	84	L	340	84	14	94	88	H	H	H	Н	L	
H	L	840	L	Н	H	L.	H	H	L	94	14	H	H	94	H	100	Ht	84	H	H	H	
н	L	н	М	н	84	М	L	М	L	L	H	26 -	- 11	H	H	84	H	H	H	Н	H	
н	н	L	L	н	80	Н	н	н	L	l.	L	H	н	н	н	н	94	н	н	н	94	
М	14	L	14	L	6	L	1	L.	L	L	L	H	H	H	H	14	H	H	84	H	14	
н	M	84	L	L	L	L	00	L	L	L	H	н	14	H	H	H	86	H	84	M	94	
н	H	14	14	I.	1	H	L	L	L	н	H	H	H	16	#4	H	84	H	H	H	H	

H - MGM vetage Lev




Fig. B : Schéma de la carte CPV.

MONTAGE DE LA MAQUETTE

Si le câblage des deux cartes du Micro Kit 09 ne présente pas vraiment de grosses difficultés, il n'en est pas de même pour la gravure des deux circuits imprimés en double face. Afin d'aider au maximum les lecteurs intéressés par cette réalisation, nous allons mettre à leur disposition le jeu de circuits, ceux-ci étant réalisés à trous métallisés afin de simplifier les interconnexions entre les deux faces.

Construction de la maquette

Voici quelques indications pour faciliter le montage de la maquette. Pour le montage des composants, s'aider des schémas des C.I. (fig. 11 à 13).

- (1) Montage de la carte centrale (petite carte). Voir figures 8 et 13.
- Repérer la face composants (comportant l'inscription MICROKIT 09).
- Placer et souder les supports 40, 24 et 16 broches pour les circuits intégrés. Attention au sens (repère).
- Placer et souder les supports spéciaux d'interconnexion des cartes centrale et périphérique.
- Placer et souder résistances et condensateurs. Attention

- à la polarité des condensateurs électrolytiques.
- Placer et souder le quartz. (Ne pas trop enfoncer les pattes pour ne pas court-circuiter le boîtier avec une piste).
- Placer et souder les picots et fils d'alimentation ou le régulateur de tension et son radiateur.
- ② Montage de la carte périphérique (grande carte). Voir figures 9 et 12.
- Repérer la face touches (elle comporte l'inscription MICROKIT 09)
- Placer et souder les bases de touches.
- Préparer éventuellement les six supports 14 broches des afficheurs en coupant les pattes inutiles. Les placer et les souder.
- Couper et placer les barettes sécables à wrapper servant à l'interconnexion des cartes (2 × 14 et 2 × 16 broches).
 Attention à ne pas faire couler de la soudure sur les pattes à wrapper.
- Placer et souder l'inverseur de l'interface cassette.
 Retourner la carte et câbler le dessous :

- Placer et souder les résistances

- Placer et souder les supports 20, 16 et 8 broches. Res-




Fig. 9 : Schéma de la carte clavier.

pecter la position des repères.


- Placer et souder les condensateurs.
- 3) Vérifier soigneusement la valeur et la position de chaque composant, la bonne orientation des supports, la qualité de chaque soudure, l'absence de court-circuits dus à des gouttes de soudure.
- (4) Marquage des touches (fig. 10) : après un léger vernissage éventuel des capuchons des touches, en réaliser le marquage avec des lettres transfert, que l'on protégera par un nouveau léger vernissage.
- 5) Placer et souder les fils d'alimentation si l'on dispose d'une alimentation régulée +5 V/500 mA. Sinon, placer et souder le régulateur intégré de tension avec ses capacités d'entrée-sortie et le connecter à l'adaptateur secteur délivrant 9-12 V.

En cas de panne secteur, on peut sauvegarder les données stockées en mémoire RAM dans le circuit 6116. Il suffit pour

cela de couper la piste de circuit imprimé qui relie le circuit au + 5 V de l'alimentation et de la connecter à une pile de 4,5 V de sauvegarde. La piste est notée X, sur le dessin du dessous du circuit imprimé de la carte centrale en dernière page.

- 6 Insérer les circuits intégrés dans les supports. Attention au sens! Voir repère 1 sur les figures 10 à 13 et vérifier.
- (7) Interconnecter les deux cartes, en n'oubliant pas les deux colonnettes intercartes avec ajustement éventuel par rondelles et en vérifiant le bon enfoncement des pattes à wrapper dans les supports DIL 16 broches de la carte centrale.
- 8 Brancher l'alimentation... Le symbole «-- doit apparaître sur le premier afficheur de gauche. Sinon, débrancher l'alimentation et vérifier...

Votre maquette semble fonctionner normalement. Nous allons dès maintenant apprendre à l'utiliser.









Fig. 10 : Organisation sérigraphique de la carte Clavier.











Fig. 12 : Carte Clavier.






Fig. 13 : Carte Unité centrale.

L'ARCHITECTURE INTERNE DU 6809

L'architecture interne du 6809 est orientée 16 bits, ce qui fait de lui l'un des plus puissants microprocesseurs 8 bits du marché. En effet, ce microprocesseur possède deux accumulateurs 8 bits appelés A et B pouvant être associés pour former un seul registre 16 bits appelé D. Fig. 14.

Il possède également deux registres index X et Y (16 bits), deux registres pointeurs de piles U et S (16 bits) pouvant servir d'index, un pointeur de page DP (8 bits) permettant de découper l'espace mémoire adressable en 256 pages de 256 octets chacune et enfin un registre d'état de 8 bits CC. La figure ci-dessous donne le détail de l'architecture du 6809.




Fig. 14 : Architecture du 6800.

PROGRAMMATION - UTILISATION DE LA MAQUETTE

Maintenant que votre maquette fonctionne, il est temps de l'utiliser. Pour cela nous allons passer en revue toutes les touches de fonction du clavier.

Comme nous l'avons dit précédemment, à la mise sous tension, la barre centrale de l'afficheur de gauche doit s'allumer indiquant que le système est sous contrôle du moniteur et qu'il attend l'enfoncement d'une touche.

Touches de fonction

- Mem (mémoire): cette touche permet la lecture et la modification de la case mémoire de votre choix. Dès l'appui sur cette touche, le symbole Π doit apparaître sur l'afficheur de droite.

Le numéro de la mémoire peut alors être entré et il se visualisera sur les quatre afficheurs de gauche.

Une fois l'adresse entrée, le contenu de cette adresse est visualisé sur les afficheurs de droite.

Dans le cas où vous voudriez modifier le contenu de cette

case mémoire, il suffit d'entrer la nouvelle donnée par l'appui successif sur deux des 16 touches hexadécimales. Notons qu'un premier appui modifie le chiffre des poids faibles. Lors du second appui, ce chiffre est transféré à gauche sur l'afficheur des poids forts pour permettre d'entrer le chiffre des poids faibles. La nouvelle valeur entrée au clavier est mémorisée en RAM (si bien entendu, l'adresse spécifiée se trouve en RAM).

Si par hasard, vous avez fait une erreur de frappe, continuez à taper les bonnes valeurs sur les touches hexadécimales. La donnée mémorisée sera toujours la dernière entrée

menter de 1 l'adresse lors de la visualisation du contenu d'une case mémoire. Cette touche est couramment utilisée lors de la rentrée d'un programme utilisateur en mémoire RAM. Cette touche permet aussi la visualisation des registres l'un après l'autre. Ce mode visualisation des registres peut soit être consécutif à une instruction d'interruption logicielle (SWI: code 3F) rencontrée lors du déroulement d'un programme utilisateur, soit être appelé par l'introduction d'un point d'arrêt dans le programme utilisateur.

Dec : touche «Décrement». Cette touche a le même rôle que la précédente mais au lieu d'incrémenter l'adresse d'un pas, elle la décrémente (= diminuer) d'un pas.

Registres: Permet de visualiser le contenu des registres CCR, A, B, DP, X, Y, U, PC de l'unité centrale 6809 (fig. 4). Un appui sur la touche «reg» provoque l'affichage du symbole «F» sur le cinquième afficheur. La sélection du registre s'effectue alors grâce aux touches héxadécimales:

O pour le registre CC

1 pour le registre A

2 pour le registre B

3 pour le registre DP

4 pour le registre X

E pour le registre y

5 pour le registre Y

B pour le registre U 7 pour le registre PC

Le symbole du registre apparaît sur le sixième afficheur, alors que son contenu est affiché sur les deux ou quatre premiers afficheurs selon la configuration B ou 16 bits du

registre examiné.

Adresse	Code instruction hexadécimal	Langage symbolique (mnémonique)	Commentaire
0100	12		Pas d'opération effectuée
0101 0102	12 3F	NOP SWI	Interruption du programme. Rappel, du moniteur
0103 0104 0105	12 12 3F	NOP NOP SWI	

GO: touche de lancement d'un programme. Le programme se déroulera dès que l'adresse de départ aura été spécifiée à l'aide de l'appui sur quatre touches hexadécimales. Pour expliciter le rôle des différentes touches, dont le fonctionnement a déjà été présenté, nous conseillons le court programme en encadré ci-dessus.

Procédure à suivre :

RST → -- sur le premier afficheur

Mem → «Π».

Entrer l'adresse 0100, nº de la case-mémoire de départ du programme → une donnée s'affiche.

Entrer 1 puis 2.

Inc → l'adresse passe à 0101.

Entrer 12.

Inc

Entrer 3F.

etc... jusqu'à l'adresse 0105. Lancer le programme par RST, GO 0100 ou par GO, GO 0100 si on effectuait auparavant l'examen d'une case-mémoire.

Résultat sur l'affichage

Le programme a été éxecuté jusqu'à l'instruction d'interruption logicielle SWI, ce qui provoque la visualisation des registres de l'unité centrale. Le premier visualisé est le registre d'état CC, symbolisé par L.En appuyant sur Inc, on visualise le contenu de A, de nouveau sur Inc celui de B puis DP, puis X, symbolisé par H (quatre afficheurs de gauche pour le contenu 16 bits de X) puis, Y puis U et enfin le compteur programme PC qui contient 0103, valeur de l'adresse pointée afin de poursuivre le déroulement du programme.

Appui sur Dex → on repasse au registre U.

Inc → PC

Inc — le symbole Γ apparaît. Il est dès lors possible soit de visualiser le contenu d'un registre particulier (revoir la touche reg), soit de revenir sous programme moniteur par appui sur les

On peut s'entraîner à ces manipulations en recommençant l'opération à partir de GO0100.

Cntl: touche «continue». Elle permet de poursuivre le déroulement d'un programme, après que celui-ci eut été arrêté par une instruction SWI ou par un point d'arrêt. Relançons notre programme par RST GO 0100. Le compteur programme pointe 0103. Un premier appui sur cnt fait apparaître le symbole —». Un deuxième appui sur cnt provoque la poursuite du programme jusqu'à la deuxième instruction d'interruption codée 3F. On vérifie en effet que le compteur-programme pointe alors l'adresse 0106.

bp : touche «break point» (point d'arrêt). Elle permet de placer un point d'arrêt dans un programme à l'adresse spécifiée par l'utilisateur.

Un premier appui sur bp provoque l'affichage de **bP**. Entrer ensuite, par exemple, l'adresse 0102. Dès l'entrée du dernier chiffre d'adresse, le système passe sous contrôle moniteur (symbole ---). Relançons notre programme GO 0100... Après exécution, le programme s'est arrêté en 0102 que pointe le PC. La poursuite s'effectue par cnt. L'utilisation du point d'arrêt permet la mise au point d'un programme (-debuging-) en vérifiant les registres de l'unité centrale.

ofs : touche «offset». Elle permet le calcul automatique de la valeur du déplacement lors de sauts ou de branchements relatifs dans un programme. Elle place la valeur hexadécimale de ce déplacement dans le programme utilisateur, situé en RAM. Ecrivons le petit programme, en encadré cidessous, afin de s'exercer à l'utilisation de cette touche : On écrit ce programme à partir de l'adresse 0200. On y entre B6, puis 00, ou encore 00 et enfin 27 à l'adresse 0203. L'instruction de branchement BEQ «branch if equal») comprend le code opération 27 qui doit être suivi de la valeur du déplacement exprimé en hexa (en code complément à 2/). Le calcul de cette valeur est sur le Microkit 09 automatique. Sans incrémenter (on est toujours à l'adresse 0203, donnée 27) appuyer sur ofs → donnera le symbole « A r Entrer par le clavier l'adresse de destination du branchement 0220 puis GO → . Le système place alors la valeur 1B (valeur en code complément à 2 du déplacement), à l'adresse 0204. Appuyer sur Inc, et entrer 3F. Puis entrer 3P à l'adresse 0220. Lancer le programme GO 0200. Après l'exécution du programme, le PC pointe l'adresse 0206 ou 0221 selon le contenu de la case-mémoire 0000, contenu que l'on retrouve d'ailleurs dans A.

P: touche «Punch» = enregistrement. Cette touche permet de transférer une zone RAM vers un magnétophone à cassette, pour y stocker programmes et données. Un appui sur P entraîne l'apparition du symbole S (start). Entrer l'adresse de début de la zone à transférer. Dès l'entrée du quatrième chiffre de l'adresse, le symbole F (fin) apparaît. Il faut entrer l'adresse de fin de la zone mémoire à transférer. Dès l'entrée du quatrième chiffre de l'adresse de fin, la transmission vers la cassette s'effectue. Le temps de transmission sera fonction de la longueur du bloc à transmettre. En fin de transmission, le symbole F apparaît sur le premier afficheur. Exercices : calculer la vitesse approximative de transmission... sec/2 koctets).

: touche «Load» = lecture. Elle permet de charger en mémoire RAM un programme provenant d'un magnétophone à cassette.

LES INSTRUCTIONS DU 6809

Le 6809 possède un grand jeu d'instructions donné dans le tableau 1, lequel nous est fourni par le fabricant (MOTO-ROLA). Toutes ces instructions peuvent être classées en plusieurs catégories distinctes.

Les instructions arithmétiques

ADD : addition du contenu d'une case mémoire avec un accumulateur

ADC : addition du contenu d'une case mémoire avec un accumulateur plus la retenue

ABX : addition du registre B avec le registre X DAA : ajustement décimal de l'accumulateur A

MUL: multiplication de l'accumulateur A par l'accumulateur B (non signée)

SUB: soustraction du contenu d'une case mémoire à l'accumulateur

SBC: soustraction du contenu d'une case mémoire à l'accumulateur moins la retenue

SEX : extension de signes de l'accumulateur B à l'accumulateur A.

Les instructions de rotation et de décalage

ASR : décalage arithmétique à droite

LSL ou ASL : décalage logique ou arithmétique à gauche

LSR: décalage logique à droite

ROL: rotation à gauche ROR: rotation à droite

Ces instructions fonctionnent avec les accumulateurs A et B ainsi qu'avec n'importe quelle case mémoire.

Les intructions logiques


AND: «ET logique» entre une case mémoire et un registre interne (A, B, CC).

EOR: •OU exclusif» entre une case mémoire et un registre interne (A. B. CC).

OR: «OU logique» entre une case mémoire et un registre interne (A, B, CC).

Etiquette	Adresse		nstruction n Opérande	Mném	onique
-	0200	86	00 00	LDA 3	> 0000
	0203	27	00	BEO	END
déplacement	0205	3F	Valeur hexa du déplacement	SWI	
END	0220	3F	1	SWI	

Programme permettant de s'exercer à l'utilisation de la touche Ofs.



	Mnémonique						lod			-		-	-					1				Indicateu
OPERATION	Instruction	INF	fERE	NT	DIR		3	KTE		DIN	ME	DIAT	110	NDE			ATIF					5 3 2 1
G. Dellow		OP	v	N	OP	ly i	N C	P	V!	10	PIA	N	O				VN	D	E90	RIPTION		HNZV
Addition de l'accumulateur B à X (non signé)	ABX	3A	3	1							I						П	B	+	X X		• • • •
Addition du contenu mémoire à l'accumulateur, avec retenue	ADCA ADCB						2 2						1					8	+ M	I+C-A I+C-B		1 1 1 1
Addition du contenu mêmoire à l'accumulateur	ADDA ADDB ADDD			- 0		6	2 B 2 F 2 F	3	7 3		3 4	3	EE	34 .	5+			B	+ M	-A -8 M+1-		1 1 1 1 1
ET logique entre mémoire et l'accumulateur. • EY • logique avec le registre codes constiton	ANDA ANDB ANDCC				94	4	2 B	4	5 3	B C	2 2 3	222	A E	4 0	2+					-A -B M⊷ÇC		110
Mostage artiterátique à gauche du conteu mámoire ou accumulateur	ASLA ASLB ASL	48 58	2	1	08	8 :	2 7	8 7	7 3				68	6+	2+			BM	}	. A		8
Décision arithmétique à droite du contenu mémoire ou accumulateur	ASRA ASRB ASR	47 57	2	1	07	8 :	2 7	7 7	, 3				67	6+	2 -			B	}.	P. P. S.		8
Branchement si pas de retenue	LECC															24 10 24	3 2	S	C	= 0		
Branchement of retonue	BCS LBCS															25 10 5 25	3 2 (6) 4	Si	C :	= 1		
Branchement is ágal	BEO															27	3 2 (6) 4	S	2 =	: 1		
Branchement st supérieur ou égal (signé)	BIGE LBGE															20	3 2	S	3	Záro		
Branchement si supériour (signé)	BGT LBGT															2E 10 5 2E	3 2	9	>	Zéro		
Branchement at supérieur (non signé)	BHI LBH															22 10/5 22	3 2					
Branchement si supéneur ou égal (non aigné)	BHS															24 10 5 24	3 2					
Teet de bit mémoire avec l'eccumulateur	BITA				15 4	N. P.	BE FE	5 5	3	85 C5	2	5	A5 £5	4 +				(M	A A	(B)		0
Branchement is inténsur ou égal (aigné)	LBLE														- 1	10/5 2F	3 2 6 4	3	W/	Zero		
Stanchement at intérieur (non aigné)	BLO															25 10 5 25	3 2					
Branchement al inférieur ou égal (non signé)	BLS															23 10 5 23	6 4					
Branchement et intérieur (eigné)	BLT															20 10 5 20	60 4	Si	« i	Záro		
Branchement or négatif	FEMI														- }	28 10 5 28	6 4					
Branchement at non égal	BINE															26 : 1056 26	2 8) 4	Si	2 =	0		
Branchement si poutif	BPL LBPL															2A 3	2 80 4					
Branchement inconditionnel	BRA															20 3	3					

		co	70-0	0	m	3	da	to	m	d	1)	n	109	ι						
		co	1	/	n	g	d	ed	اح	5										
	Mnémonique Instruction		ERE	1	DIR	N	lode	es d	l'ac	ires:	sage	du	680	9	REL	ATM	7	É	ndic	aleurs
OPÉRATION		1	1	N 0									OP		OP '				1 2.	_ U
Non branchement	BAN LBAN										Ì				21 10 21	3 2 4				
Branchement & un sous-programme	BSA LBSA														8D 17	7 2 3				
Branchement as pas de débordement = 0	FBAC														28 10 5 28	3 2	SI V = 0			
Branchement w débordement = 1	6VS LBVS															3 2	SI V = 1			
Mise à zéro du contenu de l'accumulateur ou de la mémoire .	CLRA CLRB CLR	4F 5F	22	1	OF	8 2	71	7	3				er B	-2-			0 - A 0 - B 0 - M	- 1	. 0	100
Comparaison du contenu mêmoire avec l'accumulateur	CMPA CMPB CMPD			6	10	4 2 3	F 10	5	3 4	10	5		A1 4 E1 4 10 7	2423			M avec A M avec B M M + 1		8	1 5 1 5 9 8 5 8 8
Comparaison mémoire avec pointeur de pile	CMPS			1	9C 11 93		B	8	4	8C 11 83	5	4	21012	+34			avec D M M + 1 avec S M M + 1 avec U		•	1 1 1
Comparaison mémoire avec registre index	CMPY					7 3		8			5	4	107 AC				MM+1 avec X MM+1 avec Y		Ш	1 1 1
Complément à deux de l'accumulateur ou du contenu mémoire	COMA COMB COM	43 53	2	1 1	03	8 2	73	7	3				636	+2+			X-A B-B M-M		• 1	101
« ET » lagque avéc le registre codes condition puis attente d'interruption	CWAI	3C	20	2				П									OC . XX-OC			1
Ajustement décimal de l'accumulateur A	DAA	19	2	1															•	0 1
Décrémentation du contenu mémoire ou de l'accumulateur	DECA DECB DEC	4A 5A	2	1 1	JA I	5 2	7/	7	3				6AB	2-			A-1-A B-1-B M-1-M	- 4	0 1	
« OU » exclusif du contenu mémoire avec l'accumulateur	ESRA		П	8	38		P	5	3	88	3	2	281	+3:			8 4-6			0
Echange de R1 avec R2 (R1, R2 = A, B, CC, DP)	EXG R1, R2	1E	7	2				П									R1-R2 ②		•	
încrêmentation du contenu mêmoire du de l'accumulateur	INCA INCB INC	4C 5C	2 2	1	oc o	5 2	70	7	3				6C 6	÷2+			A+1-A B+1-B M+1-M	- 1	0 1	
Saul inconditionnel	JMP			0	DE C	3 2	7E	4	3			1	6E 3	+2+			EA-PC	1		• • •
Saut à un sous-programme	JSR		П	9	10		80		1				407						11	
Chargement de l'accumulateur avec le contenu mémoire	LDA			1	26	1 2 2 2 3	RE FE	1 5	3	06 C6	2	2	A6 4 E6 4 EC 5 10 6	-2+			M-A M-B	- 0	0 1	1 0 0
Chargement du pointeur de pile avec le contenu mémoire	LDD LDG			11	10 1	3	FC 1C	7	4	10	4	234	106 EE	+3+			MM+1-D MM+1-S			0 .
Chargement du regetre index avec le contenu mémoire	FDA FDA FDA			8	E	3	FE BE 10 BE	6 7	3 4	CE CE 8E 10 8E	4	3 4	AES 106	+2+			MM+1-U MM+1-X MM+1-Y	- 0	1	0 0
Chargement de l'adresse effective dans le pointeur de pile	LEAS			1		İ	-			-			324 334	124		1	EA-S 3			
Chargement de l'adresse effective dans le registre index.	LEAY												30 4 31 4	282			EA-V			
Décalage logique à gauche du contenu mêmoire ou de l'accumulateur	LSLA LSLB LSL	48 58		1	08	5 2	78	,	3				68-6	. 2 +			A B M	8 8	1	4 1
Décalage logique à droite du contenu mémoire ou de l'accumulateur	LSRA LSRB LSR	54		1 0	04	5 2	74	7	3				646	•2 •			A B M F M		0	
Multiplication non signée	MUL	3D	11	1													A×B-D	1	•	. 9
Complément à un du contenu mémoire ou de l'accumulateur	NEGA NEGB NEG	40 50	2	1	00	5 2	70	7	3				606	+2+			A+1-A B+1-B M+1-M	8 8 8		0 7 1 0 1 1 0 1 4

Tablese 1 (sults)

	Mnémonique						Mod															le	dica	teu
OPÉRATION	Instruction	INH	ERE	NT	DIS	REC	TE	XII	END	ED	MN	EDI	AT	IN	DE	Œ	RE	LATI					3 2	
OPERATION		OP	2	N	OP	2	N	OP	2	N	OP	2	N	OP	4	N	DP	2 1	DE	SCRII	PTION	Н	N	V
Non opération	NOP	12	2	1						Ì	i													•
OU » lagque memoire et accumulateu OU » lagque avec le registre cades condition	CHB				9A DA	4 4	2 6	A	55	3 3	BA CA 1A	223	222	AA EA		2 +			A B OC	M→ M→	A B IM - CX		1	00
Emplement de tout(s) registre(s) (saul S) sur la ple S	PSHS	34	(1) 5+	2										П										
Emplement de tout(s) registre(s) (sauf U) sur la ple U	PSHU	36	5+1	2						П		П												
Déplement de soul(s) registre(s) de la pile S	PULS	35	5+	2			П		Н	1														
Déplement de tout(s) registre(s) (sauf U) de la ple U	PULU	37	5+	2			1			ı								П						
Décalage circulaire à gauche du contenu mémoire ou de l'accumulateur	ROLA ROLB ROL	49 59		7	09	6	2 1	79	7	3				69	5 .	2 +			ABM		* • * *			1
Décatage circulaire à droite du contenu mémoire ou de l'accumulateur	RORA RORB ROR	46 56	2.2	1	06	6	2 1	76	7	3				66	3 +	2+			A B M		(0 0
Retour d'interruption	ATI	38	5/15	1			0																	
Retour de sous programme	ATS	39	5	1																				
Soustraction du contienu mémoire de l'accumulateur	SBCA SBCB					4 4	2 F	2	5	3 (32	5	2	A2 E2		4				M = 0		6		
Extension de signe de l'accumulateur B à l'accumulateur A	SEX STA	10	2	,	97	4	2 6	37	2	3				A 7					A-	8.0		:		0
Mae en mémoire du contenu de l'accumulateu				0	D7 DD	5	5 E	O	5	3				A7 67 6 D 6 10 E	+ 1	+			8- D .				11 1	0
Mise en mémoire du pointeur de ple	STU			- 10	DF		F	F	6	3				EE					11-	MM	+ 1			0
Mise en mémoire du registre index				1	9F	5	2 E	DF	6	3				AF E	+	+			X-	M M	← 1		4 3	0
Soustraction du contenu mémoire de l'accumulateur	SUBA SUBB SUBD					4	2 8 2 8	10 13		3 8	000	224	2 2 3	AG 4	0	+			B-	M - / M - E M M		(B)	1 1	
Interruption programmée	SW160 SW12		19	1 2																				
	SW13		20	2																		•	0 0	•
Synchronisation avec la ligne d'interruption	SYNC	≩13	2	1																				•
Transfert de R1 à R2	TFR R1, R2	1F		2															A1.	- F(2	(2			•
ableau i (suite)	TSTA TSTB TST	4D 5D	2	1	00	6	2 7	0	,	3				6D 6	+ 2									0

Légende

OP code hexadécimal de l'opération

nombre de cycles · horloge

- N nombre d'octets
- plus arithmétique
- moins arithmétique
- multiplication complément de M
- transfert dans demi-retenue du bit 3
- négatif (bit de signe)

- Zéro (octet) Dépassement
- Ċ
- report du bit 7 testé et mis à 1 si condition vraie, sinon mis à zéro
- non affecté
 CC registre d'indicateur d'état
- concatenation
- V OU logique ₩ OU logique Ex Λ ET logique

SOURCE	DESTINATION
3000 : 3 .A S	1 '000 - A
2001 - E	1001 4 8
3010 × Y	1010 - CCR
3011 J	1011 # 364
3100 S	
2101 PC	

Notes:

1. Dans le tableau sont donnés le nombre de cycles et d'octets de base. Pour déterminer le nombre total de cycles et d'octets ajouter les valeurs du tableau 2 des types d'adressage indexé. 2. R1 et R2 peuvent être une paire de registres 8 bits ; A, B, CC, DP, ou 16 bits ; X, Y, U, S, D, PC.

Il faut alors ajouter au code-instruction un post-octet selon le code-registre

Tableau 1 (suite)

		No	n Indirect				ndirect		
Туре	Forms	Assembler Form	Postbyte OP Code	-		Assembler Form	Postbyte OP Code	-	
Constant Offset From R	No Offset	,R	1RR00100	0	0	[,R]	18R10100	3	
2 s Complement Offsets)	5 Bit Offset	n, R	ORRonann	1	0	defaults	to 8-bit		Г
	8 Bit Offset	n, R	1RR01000	1	1	(n, R)	18811000	4	
	, 16 Bit Offset	n, R	1AR01001	1	2	(n, A)	1RR11001	7	2
Accumulator Offset From III	A Register Offset	A, R	1BR00110		0	[A, R]	18R10110	4	0
2's Complement Offsets)	B Register Offset	B. R	18800101	1	0	[B, R]	18R10101	4	0
	D Register Offset	D, R	18801011	4	0	[D, R]	18811011	7	0
Auto increment Decrement III	Increment By 1	,R+	1RR00000	2	0	not all	owed		
	Increment By 2	.R++	1RR00001	3	0	[,R++]	18810001	6	0
	Decrement By 1	, – R	1RR00010	2	0	not all	owed		
	Decrement By 2	, R	1RR00011	3	0	[, R]	1881001T	6	0
Constant Offset From PC	8 Bit Offset	n, PCR	1xx01100	1	1	In, PCRI	1xx11100	4	1
2 s Camplement Offsets)	16 8 t Offset	n, PCR	1xx01101	5	2	In, PCRI	1xx11101	8	2
etended indirect	16 Bit Address	-	_	1-1	-	(n)	10011111	5	2

R = X, Y, U or S x = Don't Care

Tableau I (suite et fin)

Les instructions d'incrémentation/décrétation, mise à zéro, complémentation.

20

00 = X

01 = Y 10 = U 11 = S

CLR: mise à 0 d'un accumulateur ou d'une case mémoire

DEC : décrémentation d'un accumulateur ou d'une case mémoire

INC: incrémentation d'un accumulateur ou d'une case mémoire.

NOP: pas d'opération, incrémentation du compteurprogramme.

COM: complémentation d'un accumulateur ou d'une case mémoire.

NEG: complément à 2 d'un accumulateur ou d'une case mémoire.

Les instructions de transfert des données

LD: chargement des registres internes du CPU à partir d'une case mémoire.

ST : chargement d'une case mémoire à partir des registres internes du CPU.

PSH: empilement de (s) registre(s) sur la pile. PUL: dépilement de (s) registre(s) depuis la pile. EXB: échange du contenu de deux registres.

TFR: transfert de registre à registre.

Intructions de test et de branchement

(L) BCC ou (L) BHS: branchement si pas de retenue

(L) BCS ou (L) BLO : branchement si retenue (L) BEQ : branchement si égale à zéro

(L) BNE : branchement si différent de zéro

(L) BGE : branchement si supérieur ou égal (signé)

(L) BLT: branchement si inférieur (signé) (L) BGT: branchement si supérieur (signé)

(L) BLE : branchement si inférieur ou égal (signé)

(L) BHI: branchement si supérieur (non signé)

(L) BLS: branchement si inférieur ou égal (non signé)

(L) BHI: branchement si négatif (L) BPL: branchement si positif

(L) BVC : branchement si pas de débordement

(L) BVS : branchement si débordement

Instruction de saut et de branchement

(L) BRA: branchement inconditionnel

(L) BRN: non branchement

(L) BSR: branchement à sous-programme

JMP: saut inconditionnel à une adresse effective

JSR : saut à un sous-programme RST : retour de sous-programme

Instruction opérant sur les pointeurs

LEA: chargement d'un registre avec une adresse effective

Traitement des interruptions

CWAI: validation puis attente d'une interruption


SYNC : synchronisation du logiciel avec une ligne d'interruption

RTI: retour de sous-programme d'interruption SWI1/SWI2/SWI3: interruptions logicielles.

LES FLAGS

Les flags (drapeau en français) sont les bits du registre d'état (CCR) du Microprocesseur.

La fonction de chacun des bits de ce registre est la suivante :



Indicateurs arithmétiques

Ce sont les bits 0, 1, 2, 3 et 5 du registre d'état (CCR). Ils sont positionnés en fonction du résultat des instructions qui manipulent des données.

- Rôle du bit C (Carry = retenue)

Ce bit est positionné à 1 ou à 0 lors d'une opération arithmétique.

Rôle du bit V (débordement en Complément à deux)
 Ce bit est positionné si le résultat d'une opération arithmétique en complément à deux déborde.

- Rôle du bit Z (zéro)

Ce bit est positionné lorsque le résultat de l'opération précédente est nul.

Attention, cet indicateur est également positionné par les opérations de chargement (ex. LDA) et de stockage (ex. STA).

- Rôle du bit N (négatif)

Ce bit est positionné à la valeur du bit de poids fort du résultat d'une opération. En effet, un nombre en complément à deux est négatif si le bit de poids le plus fort est à 1.

- Rôle du bit H (Half carry → demi-retenue)

Ce bit est positionné à 1 si lors d'une opération une retenue passe du bit 3 au bit 4.

Ce bit est l'indicateur de retenue du bit 3.

Les indicateurs d'interruption

Les indicateurs 4, 6 et 7 sont liés au fonctionnement en interruption.

- Rôle du bit I (Interrupt Mask → masque d'interruption)
 Ce bit est positionné par l'utilisateur à 1 et interdit le traitement des interruptions IRQ.
- Rôle du bit F (Fast Interrupt Mask → masque d'interruption rapide)

Ce bit a le même rôle que le précédent mais pour les interruptions FIRO

- Rôle du bit E (sauvegarde des registres dans la pile) Ce bit est l'indicateur de sauvegarde des registres dans la pile.

E = 1 → tout le contexte est sauvegardé

E = 0 → une partie seulement des registres est sauvegardée.

LES MODES D'ADRESSAGE

Mode d'adressage inhérent

Ce mode d'adressage est appelé «inhérent» du fait que le microprocesseur sait automatiquement quelle est l'opération à effectuer ainsi que les registres qui sont concernés.

Exemple:

Instruction	Opération effectuée	Registres
ABX code 3A	addition	$B+X \rightarrow x$
ASLA code 48	Décalage à gauche	A
ASLB code 58		В
ASRA code 47	Décalage à droite	Α
ASRB code 57	•	В
CLRA code 4F	Remise à zéro	Α
CLRB code 5F		B
COMA code 43	Complémentation	A
COMB code 53		В
Etc		

Pour illustrer ce mode d'adressage, je vous propose de réaliser ce qui suit :

- RST → -->
- REG b → entrer 01 modifier le contenu du registre b
- Reg X → entrer 0009 modifier le contenu du registre X. Puis entrer le programme suivant :

0100 ABX 3A Addition de B + X

0101 SWI 3F Retour au moniteur.

Lancez maintenant le programme par RST, GO 0100. Vous pouvez maintenant vérifier le contenu du registre X. Je vous parie qu'il y a 0009.

L'instruction ABX est effectivement l'addition du registre B avec X et le résultat est mis dans X.

Comment travaille l'unité centrale avec les mémoires ?

Pour que l'unité centrale «s'y retrouve», il faut lui indiquer dans les instructions codées :

- soit où aller chercher les données à traiter :
- soit où aller stocker les résultats du traitement.

Dans ce but, le circuit 6809 possède dix modes d'adressage, c'est-à-dire dix façons de coder les adresses, ce qui fait de lui le plus puissant des microproceseurs 8 bits. Il n'est pas question d'étudier dans le détail chacun des dix modes d'adressage. Nous ne présenterons que certains d'entre eux. Les ouvrages cités en bibliographie à la fin permettront de compléter cette introduction.

Programme nº2 : Adressage étendu

La façon la plus simple de donner une adresse est de l'écrire «en clair», c'est-à-dire à l'aide d'un nombre de quatre chiffres hexadécimaux : c'est le mode d'adressage «étendu».

Exemple: transférer une donnée de la case-mémoire n°0210 à la case-mémoire n°0230. En se rappelant que ce transfert ne peut avoir lieu directement mais que la donnée

doit transiter par l'unité centrale, on peut illustrer ce processus de la façon suivante (fig. 15).

L'ordinogramme et le programme correspondants sont simples à écrire :

Un autre mode d'adressage consiste à n'écrire dans le programme qu'une partie du numéro de l'adresse (les deux chiffres héxadécimaux de puissance inférieure, à droite), l'autre partie (les deux chiffres héxadécimaux de puissance




Fig. 15 : Transition des données.

Adresse- programme	Langage machine code-instruction	Langage Assembleur opération	symbolique opérandes	Commentaires
0 0 12 0	B 6 Ø , 2 1 , Ø	LDA	\$Ø210	Amène la donnée dans l'unité centrale
0 10 12 ,3	B ,7 Ø , 2 3 , Ø	STA	\$Ø230	Stockage dans nouvel emplacement-mémoire
0,012,6	3,F	· SWI		Arrêt - Retour au moniteur (visu registres)
				Fin

Il ne vous reste plus qu'à entrer le programme en codemachine, à le lancer et à vérifier le transfert de la donnée en comparant le contenu des cases-mémoires 0210 et 0230 avant et après exécution du programme.

Remarques

- Pour trouver le code correspondant aux instructions de chargement et stockage en mode d'adressage étendu, il suffit de consulter le tableau 1.
- Avec le Microkit 09, seul le langage machine (code héxadécimal) est utilisable.
- En langage assembleur, une valeur écrite en hexadécimal est précédée du symbole \$ (dollar).

Programme 3, 4 et 5 : Adressage direct

supérieure, à gauche) étant contenus dans un registre dit de «page directe» (DPR «Direct Page Registre»). Il suffira alors à la machine de rassembler les deux parties pour reconstituer l'adresse complète. Dans ce mode d'adressage, les 64K, soit 65 536 numéros de cases-mémoires sont ainsi repérès par 256 pages de 256 numéros chacune. Programme 3:

Additionner deux nombres héxadécimaux entrès au clavier, à l'aide du programme-moniteur dans les cases-mémoires n° 0240 et 0241. Stocker le résultat en 0242.

Pour cela, il nous faut charger les deux chiffres (le nombre 02 de la partie supéneure de l'adresse) 0 puis 2 dans le «registre de la page» en utilisant le petit programme suivant. Consulter le tableau 1 pour retrouver les codes utilisés.

Adresse programme		Langage Assemble		Commentaires
0,013,0	C,6 Ø,2	LDB	#\$972	Charger "immédiatement" la valeur 02 dans le registre B
0 0 3 2	1,F 9,B	TFR	B.DP	La transférer pour initialiser le registre de page

0 0 3 4 9 6 4 0	LDA	< \$40	Chargement du 1er nombre dans unité centrale
, 13,6 9,B 14,1	ADDA	< \$41	Addition avec le 2 ^e nombre
, 13,8 9,7 14,2	STA	< \$42	Stockage du résultat
. 13,A3,F1	SWI		

Il faut noter qu'il n'existe pas d'instruction de chargement «immédiat» dans le registre DP; dans la suite du programme, il suffira de charger le nombre correspondant à la partie inférieure de l'adresse dans l'unité centrale et d'utiliser une instruction d'addition en mode d'adressage direct, la machine se chargeant de reconstituer l'adresse. Les codes utilisés se retrouvent dans le tableau 1 dans la colonne «adressage direct».

Noter que l'adressage direct est symbolisé par <en langage Assembleur. La figure 16 représente le séquencement des opérations effectuées. Chaque fois, l'adresse complète «source» ou «destination» s'obtient en rassemblant les chiffres du registre DP et les chiffres contenus dans le programme.

L'intérêt de ce mode d'adressage est de n'utiliser que deux chiffres hexadécimaux d'adresse (soit 1 octet de huit chiffres binaires, chaque «quartet» de quatre chiffres binaires codant un chiffre hexadécimal), ce qui économise de la place pour des opérations concernant une zone-mémoire dont les numéros d'adresse sont situés dans la même «page».

Programme 4

Additionner deux nombres décimaux entrés par clavier, à l'aide du programme-moniteur. Ce programme implique :

- de rentrer des nombres comportant seulement des chiffres de 0 à 9, c'est-à-dire des nombres décimaux ;
- d'effectuer dans le programme après l'addition, un ajustement décimal, à l'aide de l'instruction DAA, de façon à obtenir le résultat en décimal. A noter que DAA ne fonctionne que demère une instruction d'addition et n'agit que sur l'accumulateur A.

Nous vous proposons d'essayer d'écrire ce programme seul, avant de le comparer au listing des programmes présentés.

Programme 5

Additionner deux nombres de 16 bits (2 octets). Il faut alors utiliser deux cases-mémoires pour écrire chaque nombre, et l'accumulateur D (composé par l'assemblage des accumulateurs A et B) pour effectuer l'opération.

Programmes 6, 7: Adressage immédiat

L'adressage «immédiat» (que nous avons utilisé sans l'expliciter à la première ligne du programme 3) consiste à intro-





Fig. 18.

duire directement une valeur, indiquée dans la programme, dans un registre spécifié par le code-instruction.

Programme 6

Additionner deux nombres hexadécimaux entrés par programme dans les cases-mémoires 0240 et 0241.

Nous pouvons stocker les nombres en utilisant l'adressage immédiat (symbolisé par # en langage Assembleur) et l'adressage direct (symbolisé par <en langage Assembleur) suivant le programme ci-dessous et la figure 17.




Adresse- programme	Langage machine code-instruction	Langage Assembleur s opération	symbolique opérandes	Commentaires
0,016,0	8,6 0,3	LDA	#\$ 03	Stockage du 2º nombre
16,2	9,7 4,01	STA	<\$40) Stockage du 2º Hombre
, 16,4	8,6 0,4	LDA	#\$ D4	Stockage du 1° nombre
, 16,6	9,7 4,1	STA	<\$41) stockage so i nombre

La suite du programme d'addition est similaire à la deuxième partie du programme 3.

0 0 6 8 9 6 4 0	LDA	<\$40	
16,A9,B,4,1,	ADDA	<\$41	
16,C 9,7,4,2,	STA	<\$42	
6 E 3 F	SWI		


Programme 7

Séparer l'octet (huit chiffres binaires) inscrit en deux quartets (quatre chiffres binaires) à ranger en 0241 et 0242 suivant le schéma suivant :



Pour cela, après avoir chargé le nombre dans le registre A (ou B), nous allons utiliser des instructions d'opération logique avec adressage immédiat, et de décalage de chiffres binaires. Mais écrivons d'abord l'ordinogramme puis le programme :


L'opération de masquage se réalise de la façon suivante :




On effectue un ET logique entre chaque chiffre binaire de l'octet mis dans A et le chiffre binaire correspondant de la valeur introduite en adressage immédiat avec l'instruction. ANDA #% 00001111. Le symbole % indique que la valeur est écrite en binaire dans le programme en langage Assembleur. On pourrait l'écrire en hexadécimal (\$OF).

On a donc •masqué» le quartet de droite en le remplaçant par des 0.

L'instruction du décalage LSRA permet de décaler le quartet de gauche sur la droite et de le remplacer par 0.



Adresse- Programme	Langage machine code-instruction	Langage Assembleur symbolique opération opérandes
0101710	916141011	LDA < \$40
1 1712	8 4 Ø F	ANDA #%00001111
1 17 14	9171411	STA <\$41
1 1716	9 6 4 10	LDA <\$40
1 1718	414111	LSRA *
1 1719	4141	LSRA
17 A	4141	LSRA
1718	4,41	LSRA
17 IC	9,7,4,2,	STA <\$42
17 JE	3 F '	SWI



Programme 8 et 9 : Adressage relatif ou la «Puce sauteuse»

Pour expliciter ce mode d'adressage, supposez que vous demandiez le numéro de la chambre d'un ami à un garçon d'hôtel. Le garçon pourra vous l'indiquer en disant :


- «c'est la chambre nº1221» (adressage «étendu») avec 12 indiquant l'étage et 21 le numéro de la chambre ;
- ou «c'est la chambre n°21» (adressage «direct») à supposer qu'il vous ait indiqué auparavant l'étage, ou bien que vous vous trouviez déjà au 12°;
- ou «c'est la quatrième porte avant (ou après) celle-ci», c'est l'adressage «relatif» :
- ce mode d'adressage est utilisé dans les programmes lorsqu'on veut sauter (pour une puce programmée c'est naturel!) d'un endroit du programme à l'autre, ou autrement dit «se brancher» à une adresse différente. On indiquera alors non pas en absolu l'adresse de destination mais la distance qui vous en sépare. Les deux exemples qui suivents illustrent ce mode.

Programme 8

Trouver le plus grand des deux nombres stockés en 0240 et 0241 et le ranger en 0242.

On va évidemment utiliser ici une instruction de comparaison, mais suivant le résultat de la comparaison, il faudra ranger soit l'un, soit l'autre des deux nombres. C'est ce qu'illustre l'ordinogramme ci-dessous :

On voit donc que si l'on répond positivement à la question «le 1^{er} nombre est-il plus grand que le 2^e ?», il faut alors se brancher plus loin dans le programme et sauter la partie du programme exécutée dans le cas où l'on répondrait négati-






Fig. 18 : Registre d'état CCR.

vement. Mais qui nous indique le résultat positif et négatif de la comparaison ? De combien de pas devons-nous sauter si c'est positif?

Il existe dans l'unité centrale des bascules-indicateurs, nous donnant des renseignements sur le résultat d'opérations. Ces bascules sont rassemblées dans un registre CCR («Code Condition Register»), appelé aussi «registre d'état et des indicateurs d'états» et décrit en figure 18.

Pratiquement, lorsqu'on écrit une instruction demandant un branchement dans le programme en fonction du résultat d'une opération, la machine va tester les indicateurs C. V. Z. et N.

Les indicateurs I, F et E sont utilisés dans les programmes d'interruption.

Ecrivons maintenant le programme de comparaison :

Adresse- programme	Langage machine code-instruction		Assembleur bolique	Commentaires
0,018,0	9,614,01	LDA	<\$40	Charger le 1er nombre dans l'unité centrale
0,918,2	9,1 4,1	CMPA	< \$41	Le comparer au 2°
0,018,4	2,4100	BHS	00	Si 1er nombre plus grand se brancher
0,018,6	9,6 4,1	LDA	<\$41	Charger le 2º nombre
0,018,8	9,714,21	O STA	<\$42	Stocker le nombre le plus grand
18,A	3, F1	SWI		Fin

On a volontairement laissé en blanc la valeur du saut à effectuer dans le programme, valeur à écrire après l'instruction BHS qui ordonne le branchement dans le cas où le résultat de la comparaison (qui équivaut à une soustraction) est positif ou nul.

Comment calculer le déplacement en adressage relatif ?

1. Lorsque la machine a décodé l'instruction BHS suivie de la valeur du déplacement que nous allons calculer, le compteur-programme qui indique où on est dans le programme pointe alors l'adresse de l'instruction suivante : soit 0086. Il faut donc faire sauter le compteur programme de deux pas vers l'avant. La valeur du déplacement à inscrire ici à l'adresse 0085 est donc de 0 2.

2. On peut imaginer un compteur situé dans les emplacements laissés en clair 🗆 🗅 à l'adresse 0085, et initialisé à FF. Pour atteindre l'adresse de destination, ici 0088, on va s'y transférer en incrémentant à chaque passage d'adresse le compteur de 1.

Ce qui donne l'évolution suivante : 0085 → 0086 → 0087 → 0088. Compteur: FF \rightarrow 00 \rightarrow 01 \rightarrow 02.

3. Solution •relaxe• : il existe dans le programme-moniteur de la maquette Micro Kit 09 un «calcul automatique du soit F D en hexadécimal,

déplacement» pour ce mode d'adressage. Ce calcul s'effectue à l'aide de la touche ofs «offset».

Programme 9


Décompter de 255 à 000.

L'ordinogramme et le programme sont très simples et reproduits ci-desaous. Il suffit de créer une «boucle» logicielle tant que le contenu du registre-décompteur n'est pas nul.

- Premier calcul du déplacement :

Après décodage de l'instruction demandant un branchement à l'instruction décomptage tant que le décompteur n'est pas nul, le compteur d'adresses-programme (PC) se trouve en 0095, il devra sauter en 0092 soit un saut en arrière de - 3. Mais comment écrire - 3 en héxadécimal ? En utilisant le code dit «complément à 2». Le signe « - » sera codé par le chiffre binaire 1, placé le plus à gauche puis au lieu d'écrire la valeur 3 on écrira son complément à 27, soit 128 - 3 = ce qui s'écrit en binaire :

111 1101 signe complément



Ad	dres	sse		Langage machine code-instruction	Langage opération	Assembleur symbolique operandes
Ø	Ø	9	0	6 6 F F	LDA	\$FF
0	Ø	9	2	4 A	DECA	
0	Ø	9	3	2 6 🗆 🗆	LBNE	00
B	8	9	5	3 F	SWI	

- Deuxième calcul de déplacement :

En reprenant la méthode du compteur placé en 0094, et initialisé à FF puis déplacé et décrémenté progressivement jusqu'en 0092 on retrouve facilement la valeur F D.

- Troisième calcul:

avec III touche offs.

Programmes 10 à 12 : Adressage indexe

Un autre mode d'adressage, très varié, consiste à calculer l'adresse effective de la case-mémoire, où on va soit chercher soit stocker une donnée, à partir d'une adresse de base à laquelle s'ajoute un déplacement.

Ainsi, si l'adresse de base est 0200, pour aller en 0240, il suffira d'indiquer un déplacement de \$40. L'adresse de base sera inscrite dans un registre X, Y ou même U ou S ou éventuellement D.

Programme 10 : Recopie de zone-mémoire

L'on désire recopier les données inscrites entre les adresses 0200 à 0207 dans une zone-mémoire située entre 0208 et 020F. Le principe de cette recopie est schématisé cidessous :

On note que:

. la donnée transite par le registre A ;

 l'adresse de base (qui est l'adresse de début de la zonemémoire source) est inscrite dans le registre X appelé aussi registre-index, car «pointant» une adresse :

l'adresse effective du destinataire, qui correspond au début à la première adresse de la zone-mémoire destinataire est donc égale à la source +8.

Nous donnons ci-contre l'ordinogramme puis le programme en langage assembleur symbolique. Amusez-vous à l'écrire en langage machine en vous aidant des remarques qui suivent, avant de le comparer à celui proposé.

Remarques (1)

Ce mode d'adressage est indexé à déplacement nul. L'adresse effective est égale à : (l'adresse base/inscrite dans X) + (0). Cette instruction se code en s'aidant du tableau 1 et du tableau 2 (reproduit ci-dessous).


LDA: en adressage indexé se code A6;


X: signifie que l'adresse de base est inscrite dans X et qu'on lui ajoute un déplacement nul. La première ligne du tableau 2 (mode non indirect) nous indique le code 1RR00100 où RR est le code du registre choisi, soit 00 pour X. Le code 84 en hexadécimal ainsi obtenu est appelé le post-octet» (car venant après le ou les octet(s) du code opération de l'instruction), et spécifie le mode d'adressage indexé.

(2): L'adresse effective de stockage est ici obtenue par un adressage indexé à déplacement constant égal à 8 (écrit ici en décimal, non précédé du symbole \$).

STA: se code en adressage indexé A7;

Adresse- programme	Langage machine code-instruction	Langage as Opération	ssembleur symbolique Opérandes	Remar- ques
0, 1, 0,0		LDX	#\$0200	
		LDA	.X	(1)
		STA	8.X	(2)
		LEAX	1,X	(3)
		CMPX	# \$0208	
1 1 1		BNE		(4)





		Mode	non indirect			Mo	de indirect		
Туре	Formes	Syntaxe essembleur	Post-octet code OP	•	N	Syntaxe essembleur	Post-octet oade OP	2	N
Déplacement constant à	pas de déplacement	, R	1RR00100	0	0	(, R)	18810100	3	0
à partir de R (signé)	déplacement 5 bits	d, R	ORAnnon	1	0	par défaul	- 8 bits		П
	déplacement 8 bits	d, R	18801000	1	1	[d. R]	18811000	4	1
	déplacement 16 bits	d, R	18801001	4	2	[d. III]	1RR11001	7	2
Accumulateur utilisé	registre de déplac. A	A, R	1RR00110	T	0	[A A]	1RR10110	4	o
comme déplacement pour le Registre R (déplac. signé)	registre de déplac B	B. R	1RR00101	1	0	[8. 9]	18A10101	4	0
riegistre ri (depiec. signe)	registre de déplac D	D, R	18801011	4	0	[D. R]	18911011	7	0
Auto incrémentation/décré-	incrémenté par 1	. A+	1RR00000	2	0	Impos	sible		П
mentation du registre R	incrémenté par 2	. A++	1RR00001	3	0	[.R++]	18R10001	6	0
	décrémenté par 1	R	1RR00010	2	0	Impos	sible		
	décrémenté par 2	R	1RR00011	3	0	[-R]	1AR10011	6	0
Déplacement constant à	déplacement 8 bits	d. PCR	120(01100	1	1	[d. PCR]	120011100	4	1
partir de PC	déplacement 16 bits	d, PCR	10001101	5	2	(d. PCR)	130(11101	8	2
Indirect étendu	adresses 16 bits	-	_		-	[4]	10011111	5	2

H = registres X. Y. U ou S
X = valeur indifférente
■ = nombre de cycles-horloge additionnels
N = nombres d'octets additionnels
d = valeur du déplacement (décimal)

RR = code registre 00 = X 01 = Y 10 = U 11 = S

nnnnn = valeur du déplacement en complément à 2

(d'après documents Motorola/EFCIS)

Tableau 2 : Types d'adressage indexé et codage du post-octet.

8,X : se code (voir deuxième ligne du tableau 2).

ORR n nnnn
Code Valeur du déplacement registre codé en complément à 2

On rappelle que dans le code complément à 2, le chiffre binaire le plus à gauche indique le signe (0 pour +, 1 pour -), et qu'on écrit une valeur positive en code binaire pur et une valeur négative avec son complément à 2ⁿ.

lci, le déplacement de valeur 8 étant compris entre - 16 et + 15, quatre bits suffisent pour coder sa valeur, plus un bit de signe.

Si la valeur du déplacement est comprise entre - 128 et + 127 il faudra ajouter à l'octet (ou aux deux octets) codant l'opération, et au post-octet (voir troisième ligne du tableau) un octet supplémentaire codant la valeur du déplacement. Voir la colonne N du tableau 2.

Deux octets supplémentaires seront nécessaires pour une valeur de déplacement comprise entre - 32 768 et ÷ 32 767

Sur la maquette Microkit 09, le calcul du code hexadécimal des post-octets contenant la valeur du déplacement est automatisé.

Exemple: nous voulons coder l'instruction LDA - 17,X (-17 étant exprimé en décimal).

En cours d'écriture du programme du clavier :

- 1. Entrer le code A 6 pour «LDA»
- 2. Lecture du code du post-octet indiquant que l'on utilise le registre d'index X pour un déplacement codé sur 8 bits : en effet, pour coder 17 en code complément à 2, il faut au moins cinq chiffres binaires significatifs et un bit de signe. On choisit donc la troisième ligne du tableau, correspondant à un déplacement codé avec 8 bits :

1RR0 1000 soit avec le registre d'index X, 1000 1000 = \$88.

- Entrer 8 8.
- 3. Calcul automatique du déplacement :
- appuyer sur X puis sur Ofs l'affichage présente alors :



- Préciser le sens du déplacement en appuyant : soit sur INC pour un déplacement positif → affichage de P soit sur Dec pour un déplacement négatif → affichage de ... dans cet exemple, on appuie donc sur Dec.

- Entrer la valeur du déplacement 00017.
- Appuyer sur GO.

Le programme-moniteur calcule alors le code du déplacement, soit ici EF, et le place dans la (les) case(s) mémoire suivante(s) de notre programme. L'instruction LDA-17, X est donc codée avec : A6 88EF. Pas de panique, si vous vous trompez dans la procédure de codage, la maquette devrait afficher :

(comme Erreur)

3. Pour incrémenter le contenu du registre pointeur X, c'està-dire pour incrémenter l'adresse de base, on utilise l'instruction de calcul d'une adresse effective.

LEA, associée à un adressage indexé à déplacement constant qui s'é crit en langage symbolique LEAX 1,X et qui signifie :

LEAX : «Charge dans X l'adresse effective...»

1,X : «... obtenue en prenant le contenu de X et en lui ajoutant 1».

Le code de LEAX est 30. Le code de 1,X se lit à la deuxième ligne du tableau (mode non direct).

4. La valeur du déplacement pour le branchement s'obtient suivant les indications données pour les programmes 8 et 9.

La figure ci-contre résume les types utilisés d'adressage indexé.

Question -blanche»: Faire un programme qui recopie de 01F8 à 01FF les contenus de la zone 0200 à 0207.

Programme 11

Inscrire des objets par ordre croissant dans une tablemémoire de 0300 à 03FF.

Il s'agit d'inscrire par programme :

\$ 00 dans la case-mémoire 0300



\$ 01 dans la case-mémoire 0301

\$ FF dans la case-mémoire 03FF

	Langage machine code - instruction	Langage as Opération	sembleur symbolique Opérandes	
0, 1, 1, 0		LDX	≠\$ 0300	
		CLRA		
1.1.		CLRB		
		→ STB	ОX	(1)
		INCB		
		- BNE		
		SWI		


Remarque (1)

Dans ce mode d'adressage indexé à déplacement accumulateur la valeur du déplacement se trouve dans l'accumulateur D. En effet, le déplacement est ici lié à la valeur contenue dans le générateur d'octets.

Question «rouge»

Pourquoi ne pas avoir choisi simplement l'accumulateur A ou B au lieu de D comme valeur du déplacement dans l'instruction STB, D,X ?

Essayez alors votre programme modifié, avec une tablemémoire située entre 0500 et 05FF puis vérifiez le contenu de cette zone et de la zone 0480 à 04FF. Que s'est-il passé ?



Programme 12:

Faire un décompteur de temps utilisant les registres X et A, initialisés respectivement à FFFF et FF. Calculer la durée totale de décomptage.

. Indications:

1. L'utilisation de deux décompteurs se fait à l'aide de boucles logicielles encastrées, selon l'ordinogramme ci-contre 2. Le calcul du temps mis pour le décomptage se fait en utilisant le tableau 1 où est indiqué dans la colonne \sim le nombre de cycles horloge que dure une instruction, sachant que le cycle-horloge du Microkit 09 est de 1 μ s.

Ex : Charger le registre X avec la valeur FFFF en adressage immédiat dure 3 µs tandis que l'exécution de SWI dure

19 µs.

EX. : Si la boucle 2 est parcourue FF fois, le temps d'exécution de cette boucle sera 255 (2 + 3) μs, 2 μs correspondant à l'instruction DEC, 3 μs correspondant à l'instruction de branchement BNE.


3. Si on utilise comme décompteur le registre X, il n'existe pas d'instruction «DEX»! Mais, par contre, il existe une instruction LEAX (Load Effective Adress) qui permet de charger une valeur dans X. Cette valeur peut être l'ancienne valeur de X diminuée de 1.


Cette instruction s'écrit en langage symbolique :


LEAX , -X

et se code :

30 , 82







		ige ma		Langage	e assembleur symbolique		
	octet	2° octet	3º octet	Opération	Operandes		
0,010,0	c,c	7 D	7,F	LDD	#\$7D7F		
10,3	F, D	0,7	FA	STD	<\$07FA		
1 0 6	CC	7 E	3 F	LDD	#\$7E3F		
0.9	F D	0,7	F C	STD	< \$07FC		
1 10 C	CC	E 3	6 B	LDD	#\$E36B		
10 F	F, D	0,7	FE	STD	< \$07FE		
1 11 2	BD	E, 0	7,8	→JSR	\$E07B		
, 11,5	2,0	F B		BRA			




Fig. 19: Auto-incrémentation.

Son temps d'exécution est de :

$$(4 + 2) \mu s$$
.

Elle signifie

LEAX : «Charge dans X l'adresse effective...»

, ~ X : «... obtenue 1° » en prédécrémentant le contenu de X, puis 2° en rechargeant cette nouvelle valeur ».

Cette instruction utilise le mode d'adressage indexé à autoprédécrémentation. Il existe aussi des possibilités de double prédécrémentation, (-- R) et de post-incrémentation automatiques, R + et ,R+ +. Se reporter au tableau 2 pour le codage de ce type d'adressage schématisé en figure 19.

4. Le listing complet du programme et le temps mis pour son exécution se trouvent en fin d'article... Mais essayez d'abord de le mettre au point par vous-même.

Vérifier le temps indiqué avec votre montre en chronométrant le temps écoulé entre le lancement du programme (l'affichage du Microkit 09 s'éteint) et le moment où il se rallume (après avoir rencontré l'interruption SWI).

Comme cela apparaît dans le tableau 2, il existe d'autres types d'adressage indexé, sans parler du mode indirect. Dans ce mode, l'unité centrale «va chercher chez Dupont l'adresse de Durand».

Nous allons maintenant voir comment l'unité centrale travaille non seulement avec les mémoires mais avec les périphériques, via le coupleur d'entrée/sortie (circuit 6821 en haut à gauche de la carte centrale).

Pour cela, introduisez le programme suivant ci-contre en mémoire RAM et faites-le exécuter.

Après avoir lancé le programme, vous devez voir apparaître


· 8888 RA .

sur les afficheurs de la carte périphérique. Ce programme fait donc travailler:

- l'unité centrale 6809 qui décode et exécute les instructions:
- la mémoire RAM (adresses 0000 à 07FF), car c'est dans les cases-mémoire 07FA à 07FF que le programme stocke les six octets de code précédemment et consécutivement chargés dans le double accumulateur D :
- la mémoire ROM (adresses E000 à E7FF), car l'instruction JSR (Jumping to SubRoutin) appelle un «sous-programme» qui démarre à l'adresse E07B et dont l'exécution fait allumer (ou non) les segments des six afficheurs de la carte périphérique en fonction du code contenu dans les six casesmémoires de la RAM:
- le circuit coupleur d'entrée/sortie 6821 («Péripheral interface adapter : PIA), car il interface le bus des données de la carte centrale à l'affichage et au clavier de la carte périphérique :
- les six afficheurs et le circuit de sélection.

La figure 20 schématise le fonctionnement du processus

Avant de l'analyser en détails, voici quelques remarques : (1) Les huit fils du bus de données sont reliés aux sept segments lumineux et au point décimal des afficheurs, à travers le coupleur entrée/sortie et un circuit «buffer» 74LS240. L'interconnexion est faite selon l'ordre ci-dessous.



Si, sur le bus de données se trouve le code \$7F (soit 0111 1111 en binaire), tous les segments vont être allumés, mais non le point décimal. Le symbole E sera donc affiché. Le code \$7E (soit 0111 1110 en binaire) fera apparaître le symbole 3 , le segment central n'étant pas allumé. Il est alors facile de déduire les codes d'allumage 7 segments des symboles hexadécimaux (tableau 3).

Cette table appelée DIGTBL («Digit table») = table des afficheurs) est en fait mémorisée en mémoire ROM à partir de l'adresse E010 mais n'est pas utilisée dans notre programme.

On en déduire facilement le code 7 segments des symboles et P (comme «micro-processeur»).

(2) Pour des raisons de séquencement programmé (un seul code d'allumage présent à la fois sur le bus de données et destiné à un seul afficheur) et de persistance rétinienne (il suffit de rafraîchir le contenu d'un afficheur d'au moins 25 fois par seconde), les codes d'allumage 7 segments ne sont pas mémorisés en permanence dans chaque afficheur | Fig. 20

mais multiplexés... d'où économie d'énergie.

Le programme d'affichage placera donc à tour de rôle un code d'allumage 7 segments sur le bus de données pour allumer un afficheur. La sélection de l'afficheur se fait à l'aide d'un code mis dans le registre B du coupleur d'entrée/sortie, code qui activera la sortie correspondante du circuit décodeur 7442.

(3) Les six codes correspondant aux six afficheurs doivent être stockés dans une zoné réservée de la mémoire RAM. Cette zone-mémoire est située entre les adresses 07FA à 07FF, chaque case-mémoire contenant le code d'allumage 7 segments d'un afficheur particulier selon la répartition cidessous (fig. 20).

L'ensemble de ces six cases-mémoires est appelé DISBUF (-Display buffer» = registre tampon d'affichage).


(4) L'ordinogramme du programme d'affichage de «6809 μP» que nous avons fait exécuter peut se représenter ainsi (fig. 21).

On peut voir dans cet ordinogramme que le programme principal après avoir stocké les codes d'allumage des symboles «SBCSHP » dans la zone DISBUF, appelle un sous-programme qui est déjà inscrit dans la mémoire ROM à partir de l'adresse E07B. Ce sous-programme va aller chercher les codes d'allumage les uns après les autres pour activer les segments de l'afficheur, sélectionnés à partir d'un code mis dans DISCNT.

Le listing détaillé de ce sous-programme est donné en encadré.

- L'appel du sous-programme d'affichage se fait avec l'instruction JSR \$E07B (notez l'adressage étendu).
- Mais comment l'unité centrale sait-elle où retourner dans notre programme principal lorsque le sous-programme d'affichage est exécuté ?

Cela lui est facile car elle a sauvegardé l'adresse de retour, ici 0015, après avoir décodé l'instruction d'appel du sousprogramme JSR. Cette adresse, qui était alors contenue dans le compteur-programme (PC) est sauvegardée dans une zone de la mémoire RAM appelée «Pile» («Stack» en anglais), car c'est là qu'on «empile» les données à sauvegarder. C'est dans cette pile que l'unité centrale viendra chercher l'adresse où retrouver (0015) à la fin du sousprogramme pour la remettre dans le compteur-programme PC par l'instruction PULS PC ou RTS. Notez que le sousprogramme d'affichage sauvegarde aussi les contenus de X, B et A en les empilant par l'instruction PSHS et les récu-



père en les dépilant par l'instruction PULS, ceci afin d'éviter que leurs valeurs utilisées dans un programme principal soient modifiées.

La figure 22 schématise ces opérations de sauvegarde dans la pile.

Symbole	0	1	2	3	4	5	6	7	8	9	Α	В	C	D	E	F
Code d allumage 7 segments	7E	56	58	1F	27	30	7D	D€	7F	3F	6F	75	78	57	79	69






Fig. 21 : Ordinogramme complet du programme d'affichage.





Listing des programmes-exercices

												Programme nº 10 : Recopie de zone-mémoire
0 1	0	0	8 E	0	2	0	0			LDX	#\$0200	X pointe l'adresse de début SOURC
	0	3	A 6	8	4				LOOP	LDA	,X	Charger la donnée pointée
	0	5	A 7	0	8					STA	8,X	La stocker à l'adresse (X) + 8
	0	7	3 0	0	1					LEAX	1,X	Pointer adresse suivante
	0	9	8 C	0	2	0	8			CMPX	#\$0208	Fin de zone-mémoire ?
	0	C :	2 6	F	5					LBNE	LOOP	Si non continuer rangement
	0	E i	3 F							SWI		Si oui arrêt et retour moniteur
lépons	se •	bla	nch	9 11	uti	lise	r l'in	struction	STA -8,X			,
épons	se «	bla	nch	9 11	uti	lise	r l'in	struction	STA -8,X			Programme nº 11 : Rangement d'octets
	se «				uti 3			struction	STA - 8,X	LDX	* \$0300	Programme n° 11 :
épons 0 1	1 1			0				struction	STA -8,X	LDX CLRA	*\$ 0300	Programme nº 11 : Rangement d'octets
	1 1	0 8	8 E	0				struction	STA - 8,X	-	*\$ 0300	Programme nº 11 : Rangement d'octets X pointe en début de table
	1 1 1	0 8	8 E	0	3			struction	STA - 8,X	CLRA	#\$0300 D.X	Programme nº 11 : Rangement d'octets X pointe en début de table
	1 1 1	0 8 4 9 5 8	8 E	0	3			struction		CLRA CLRB		Programme n° 11 : Rangement d'octets X pointe en début de table Initialisation du générateur d'octets
	1 1 1 1 1	0 8 4 9 5 8	B E F F 7 C C	0	3			struction		CLRA CLRB PSTB		Programme n° 11 : Rangement d'octets X pointe en début de table Initialisation du générateur d'octets

Réponse « rouge » La valeur du déplacement étant codée en complément à 2, un déplacement de 256 adresses (\$00 à \$FF) nécessite un nombre d'au moins huit chiffres binaires significatifs et d'un bit de signe, soit neuf chiffres. D'où nécessité d'utiliser le registre D de capacité 16 chiffres.

Si l'on utilise un accumulateur A ou B, de huit chiffres, seuls les sept premiers chiffres (les bits nos 0 à 6) sont significatifs de la valeur absolue du « déplacement », le huitième chiffre (le bit n° 7) indiquant le signe. Or le contenu de l'accumulateur varie .

— de \$00 (0000 0000 en binaire) à \$7F (0111 1111), soit de +0 à + 127 en décimal,

- puis de \$80 (1000 0000 en binaire) à \$FF (1111 1111) soit de - 128 à - 1.

On rangera donc bien des octets d'ordre croissant de \$0500 à \$057F (\$0500 + 127) puis de \$0480 (\$0500 - 128 adresses) à \$04FF (\$0500 - 1).

										Etiquette	Nbre de cycles			Programme n° 12 : double décompteur
0	1	2	0	8	E	F	F	F	F		3	→ LDX	#\$FFFF	Charge X avec 65 535
		2	3	8	6	F	F			LOOP1	2	LDA	#SFF	Charge A avec 255
		2	5	4	A					LOOP2	2	LDECA		Décompter
		2	6	2	6	F	D				3	BNE	LOOP 2	Si A ≠ 0 continuer décompt, chif, inféi
		2	8	3	0	8	2				4+2	L-LEAX	. – X	Sinon décompter chiffres supérieurs
		2	A	2	6	F	7				3	BNE	LOOP 1	Si X ≠ 0 continuer décomptage
		2	C	3	F						19	SWI		Sinon arrêt et retour moniteur

Le temps total d'exécution du programme est

 $3 + ([(2 + 3) 255] + 6 + 3 + 2) \times 65535] + 19 = 84278032 \mu s \approx 84.3 secondes.$

				Coc	mino	uction 6	110	100	Commentaires
		P.S	1855	CO	18-INSI	-	ikaveile	1.800898 NSS8	Commentaries
00785	00156					111111	ALLUM		FICHEURS BBBBBB
00795	00158A	E078	34	16	A	DISPRE	PSHS	1,0,A	
90800	00159A	E070	BE	A904	A		LDI	101SPE6	
00805	90160A	68(·3	4F				CLRA		
09919	001614	18(+3	A7	0.2	A		STA	2,1	ACCES A DEPA
	00162A			0.2	A		STA	3,1	ACCES A DORB
	00163A			7F	A		LDA	867F	
	00154A			84	A		STA	,1	PA EN SORTIE
	00165A			0F	A		LDA	BEOF	
00835	00166A	E088	A7	01	A		STA	1,1	PBO-3 EM SORTIE
00840	00167A	EUBD	86	04	A		LDA	#604	
00845	0016BA	E08F	A7	02	A		STA	2,1	ACCES A PA-DISREG
	00169A			03	A		STA	3,1	ACCES A PB-DISCHT
	00170A			07FA	A		LDX	#DISBUF	
	00171A			0.2	A		LDB	8103	
	001724					RECOM	ENCB		
	99173A			04	A		CMPB	850A	TOUS AFFICHEURS SCRUTES
	00174A			02	E09F		BNE	SCRUTA	MON, CONTINUER
00830	00175A	E090	35	96	A		PULS	PC, I, B, A	OUI, RETOUR SOUS SETVEY
00330	00177					111111	ALLUME	ER UN AFFI	I CHEUR APRES L'AUTRE 11111
00900	00177A	E09F	F7	A005		SCRUTA	STR	DISCHT	CHOISIR L'AFFICHEUR
	001804			90	A		LDA	. [+	PRENDRE CAPACTERE DS
	00181A						COMA	,	The standing of
00915	00182A	EGAS	37	8004	A		STA	DISPEG	ALLUMER SEGMENTS
00920	A:8100	EAAB	36	AO	A		L DA	#\$A0	DISBUF
	00184A					DLY1	DECA		
	00195A			FB	EOAA		BNE	DLY1	DUREETINS
	00186A			E9	E098		BRA	RECOM	ALLUMER IS AFFICHEURS

Listing du sous-programme d'affichage.

Chapitre 3

Rôle des interruptions matérielles et logicielles

Ce troisième chapitre termine la première série consacrée à lii présentation et à la réalisation de la maquette microkit 09 ainsi qu'à l'apprentissage des techniques de base de sa programmation. Il nous permettra de mieux comprendre et d'utiliser les interruptions du 6809 pour gérer des périphériques (PIA, ACIA, GDP, Timer, CAD, CDA, GPIA... *) ou pour démarrer un programme à partir d'une sollicitation extérieure.

Avant tout, nous sommes en droit de nous poser la question suivante : «qu'est-ce qu'une interruption ?».

C'est un moyen matériel (donc un signal représenté par le changement d'état d'une ligne) ou logiciel (donc une instruction placée dans le programme en cours d'exécution), qui permet :

- d'interrompre un programme en cours

- de traiter prioritairement un programme par rapport à un autre qui se trouve, par principe, moins prioritaire.

 de revenir, éventuellement, à la situation où l'on se trouvait avant la demande d'interruption ou d'attendre une autre interruption (dans ce cas, le CPU ne sera affecté qu'à une tâche de gestion d'interruption).

Le processeur peut ainsi traiter des problèmes «en temps réel»... limité seulement par sa vitesse de traitement en fonction des besoins extérieurs.

Le processeur 6809 possède un système très complet d'interruptions :

- interruptions logicielles qui viennent du programme luimême (demande d'arrêt du programme, exécution du programme pas-à-pas pour une visualisation automatique des registres du microprocesseur, demande de lecture ou d'écriture sur un ou des organes périphériques...).

Les interruptions correspondantes s'appellent : «Software Interrupt».

SWI SWI2 SWI3

- Interruptions matérielles qui sont au nombre de 3 :
- NMI (Non Maskable Interrupt) : interruption non masquable
- FIRQ (Fast Interrupt Request) : demande d'interruption rapide
- IRQ (Interrupt Request): demande d'interruption
- Mise en attente ou synchronisation sur un évènement extérieur dont la présence est signalée par une ou plusieurs

entrées d'interruptions : ce sont les instructions.

- CWAI (Clear and Wait Interrupt) : attente d'interruption... Nous verrons plus loin à quoi sert le Clear.
- SYNC (attente d'une synchronisation externe).

 Pour corser le tout, citons l'existence de 2 broches (fig. 1)

 Halt et Dma/Breq servant à déconnecter le microprocesseur de son environnement afin de permettre des traitements plus spécialisés.




Fig. 1 : Les lignes d'interruptions matérialles.

Afin de nous dire où if en est de ses pérégrinations, le microprocesseur positionne deux lignes de sortie BA et BS selon 4 états possibles : (fig. 2).

BAs Bus disponible	BS= intat du III	etals du CPU		
0	0	fonctionnement normal		
0	1	Interruption		
1	0	SYNC acceptée Halt ou Bus accorde		
1	1			

BA = Bus Available BS = Bus Status

Fig. 2 : Table des états du CPU.

ACIA: Asynchrone Communication Interface Adapter = Périphérique d'entrée-sortie séne; GPIA = General Purpose Interface Adapter = Interface d'applications générales (Bus IEEE, IEC);
 GDP = Graphic Display Processor = Processeur graphique.

Les lignes d'interruptions sont toujours actives à l'état bas et les entrées du CPU sont à collecteur ouvert, ce qui permet de relier plusieurs périphériques sur la même ligne constituant ainsi un «ou câblé».

Afin de permettre une bonne gestion sans confusion des interruptions, l'unité de séquencement du microprocesseur est programmée pour les exécuter en considérant leur priorité respective; depuis la plus importante (celle qu'il faut exécuter avant toute autre) jusqu'à la plus faible (celle qu'il faut exécuter après toute autre).


Les priorités sont les suivantes :

RESET
NMI
SWI
FIRO
IRO
SWI2 SWI3

Ainsi, si FIRQ et IRQ passent simultanément à l'état bas, c'est FIRQ qui sera la première prise en compte.

Remarquons que SWI2 et SWI3 possèdent le même niveau de priorité; ces deux interruptions sont utilisées par des logiciels d'aide au développement (comme UNIX ou OS9) pour assurer un «service request» et facilite ainsi grandement la programmation.

Par exemple, s'il faut lire le contenu du registre d'un périphérique, il faut écrire, par la méthode traditionnelle, des lignes de programme comme le montre l'organigramme cicontre :



Par le «service request», il suffit tout simplement d'écrire un code qui pourrait être : 0S9 I\$READ.

Le logiciel interprète ce code comme un SWI2 suivi d'une adresse qui lui permet de faire l'exécution demandée et de revenir au programme principal.

De toute façon, quelle que soit l'interruption demandée, le microprocesseur doit :

- interrompre le programme principal (ou en cours)
- garder tout ou partie du contexte dans une pile
- exécuter une séquence privilégiée, reflet du type de traitement d'interruption
- prendre en compte l'interruption toujours après l'exécution complète d'une instruction (sinon, «bonjour les dégâts!»).

Le microprocesseur doit savoir, à tout moment, où se brancher pour exécuter l'interruption demandée.

Il dispose ainsi de 14 adresses mémoires comprises entre \$FFF2 et \$FFFF qui lui permettront de savoir où se brancher pour exécuter l'interruption désirée; en outre, la pile S sauvegarde tous les registres en mémoire, y compris le compteur de programme, pour permettre au CPU de revenir au programme qui était en cours d'exécution avant l'interruption.

Le programmeur doit être très vigilant sur la gestion de cette pile, la moindre erreur est souvent lourde de conséquences.

Les cases mémoires comprises entre \$FFF2 et \$FFFF sont affectées à des adresses représentatives des interruptions (fig. 3) hard et soft.

Ces adresses s'appellent des «vecteurs d'interruptions». Ainsi, le vecteur d'interruption du Reset se trouve en \$FFFE et \$FFFF.




Fig. 3: Table des vecteurs d'interruptions.

A cette adresse, le CPU va trouver une adresse qu'il placera dans son compteur de programme, ce qui lui permettra de se brancher au programme de reset demandé. Ce qui revient à dire que le microprocesseur va chez Dupont (adresses \$FFFE et \$FFFF) demander l'adresse de Durant (le vecteur qui se trouve en \$FFFE et \$FFFF).

Il s'agit d'un adressage étendu indirect représenté par le mnémonique : JMP [\$FFFE] codé par 6E 9F FF FE (fig. 4). Aidez-vous des tableaux d'instructions présentés dans le




Fig. 4 : Séquencement des opérations de JMP [SFFFE].

D Le PC pointe sur Adr + 4 (instruction suivante).

Chargement du vecteur E219 dans PC.

2 soit en E219 pour exécuter la routine demandée.




Fig. 5 : Mode Halt et exécution d'une seule instruction (tiré des decuments-EFCIS).

chapitre deux pour retrouver le code opératoire.

Bien entendu, le microprocesseur effectue automatiquement ce branchement lorsqu'il rencontre une instruction d'interruption ou lorsqu'une de ses lignes hard passe à 0. Revenons à l'explication des lignes Halt et Dma/Breq:

* Halt (fig. 5): à l'état haut, le microprocesseur est en fonctionnement normal (BA = BS = 0), c'est le cas du microkit 09. A l'état bas, le microprocesseur s'arrête (BA = BS = 1) à la fin de l'instruction en cours et demeure à l'arrêt sans perte de données puisque l'horloge continue à fonctionner normalement pour rafraîchir les registres internes du CPU.

Le microprocesseur est donc en mode «off», ses bus d'adresses et de données ainsi que la ligne R/\overline{W} étant à l'état haute impédance.

Un passage à 1, d'une durée d'un cycle, redémarre le CPU qui n'exécute qu'une seule instruction pour se mettre ensuite en mode off.

L'utilisation intelligente de cette ligne permet de travailler en mode multi-processeurs (fig. 6) : une unité centrale appelée «unité maître» assure l'aiguillage des tâches des unités asservies appelées «unités esclaves».

Les micro-ordinateurs modernes présentent souvent cette configuration : une unité centrale assurant la scrutation d'un clavier alphanumérique, une autre unité assurant l'affichage sur un moniteur vidéo, ..., l'unité maître assurant l'aiguillage et la gestion des tâches.

* Dma/Breq: Direct Memory Access/Bus Request (fig. 7): cette ligne peut avoir deux utilisations différentes:

- accès direct à la mémoire

- rafraîchissement de mémoires dynamiques

Dans le premier cas, un circuit spécialisé appelé DMAC (Direct Memory Access Controler) fait une demande d'accès áu bus en mettant à 0 la broche Dma/Breq du CPU; ce dernier transfère le contrôle au DMAC en mettant ses lignes BA = BS = 1.




Fig. 6 : Configuration multi-processours.




Fig. 7 : Disgramme des tomps de l'entrés DMA/BREQ (documents FFCIS). D. Accès direct à la mémoire. D. Auto-refraichissement en DMA.

Durant tout le temps où BA = BS = 1, le bus d'adresses se trouve en haute impédance, ce qui permet au DMAC de se charger de la gestion de ce bus.

Il faut remarquer qu'un cycle est perdu lorsqu'on accède au DMA et lorsqu'on rend la main au microprocesseur, d'où l'utilité de fabriquer un signal DMAVMA qui tient compte de ce fait : on exécute seulement lorsque DMAVMA = 1.

L'accès direct à la mémoire est utilisé pour accéder rapidement à des données se trouvant à l'extérieur d'un micro-ordinateur (en général une mémoire de masse telle qu'un lecteur de disquettes) et pour effectuer un chargement rapide dans la mémoire RAM du micro-ordinateur (fig. 8).




Fig. 8 : Processus do BMA.

Dans le deuxième cas, on arrête le CPU pour rafraîchir des mémoires dynamiques.

Au-delà de 14 cycles, le CPU doit reprendre la main pour auto-rafraichissement.

Ce type de fonctionnement est de moins en moins utilisé car il oblige à bloquer le CPU, ce qui fait perdre du temps ; or, les mémoires dynamiques ont aujourd'hui des temps d'accès très courts, ce qui permet de les rafraïchir dans un temps beaucoup plus court.

On remarque que des données ne se trouvent jamais sur le bus de données lorsque E = 0 : il est donc possible de rafraichir une case mémoire durant ce court laps de temps... sans arrêt du CPU.

Nous aurons l'occasion de parler de tout cela lors de la réalisation du microcomp... l'année prochaine.

LES INTERRUPTIONS


Nous allons maintenant décortiquer les interruptions du 6809 (flow chart de la fig. 9).

Interruptions matérielles

Le Reset (fig. 10): il s'agit de l'interruption la plus prioritaire et c'est bien normal puisqu'il faut bien dire au CPU par quoi commencer lors de la mise sous tension.

D'autre part, si un programme se «plante» (impossible de reprendre la main) une action sur le bouton reset permet de reprendre le contrôle.

Enfin, le programme de reset permet de charger les registres à des valeurs spécifiques nécessaires pour un programme donné (par exemple : initialisation de la pile S = \$07C0) sauvegarde de valeurs constantes en RAM etc...






Fig. 10 : Séquence de Resal.

Cette séquence interne au CPU s'exécute en une dizaine de cycles.

Dès la mise sous tension, ou lors d'un appui sur la touche Reset, le CPU :

- 1. Charge le registre de page DP à 0 afin de se rendre compatible avec le 6800.
- masque toute interruption telles que FIRQ, IRQ et NMI (inutile pour SWI, SWI2 et SWI3 puisqu'il s'agit d'instructions se trouvant dans un programme).
- se met en lecture $R/\overline{W} = 1$
- 2. Teste ses lignes Halt et DMA/Breq
- 3. Si 0 positionne les bus en haute impédance (BA = BS = 1) et attend un retour à la normale.
- 4. Dans ce cas, BA = BS = 0 sinon retour en 2.
- 5. Teste si Reset = 0, (en effet, une action sur la touche Reset dure surement plus longtemps qu'un cycle CPU = $1 \mu s...$, nous sommes beaucoup moins rapides que le microprocesseur, on s'en doute!).
- 6. Dès que la touche est relâchée, on se met en mode reconnaissance d'interruption (BA = 0 et BS = 1) pour aller chercher le vecteur de Reset en FFFE/FFF. Le contenu de ces deux cases est mis dans le compteur des programmes, puis le CPU se met en mode normal BA = BS = 0 pour exécuter le programme.




Fig. 11 : Auto Reset.

Notons qu'à la mise sous tension, l'horloge ne se met en route qu'au bout d'un temps tro \simeq 100 ms, le Reset n'est pris en compte qu'un cycle plus tard (fig. 11).

L'interruption NMI: (fig. 12)

Cette ligne d'interruption non masquable ne peut être ignorée (masquée) par le microprocesseur, elle est donc d'un niveau plus élevé que les autres interruptions (IRQ, FIRQ) mais moins élevée que le Reset qui la désactive. Si le microprocesseur est à l'arrêt, un front actif sur NMI sera mémorisé pour une réponse différée.

Puisque cette interruption est la plus prioritaire, on la réserve aux traitements devant résulter d'une défaillance d'alimentation (sauvegarde dans une mémoire C-MOS alimentée par batterie par exemple), ou pour visualiser le contenu des registres du CPU lorsqu'un programme «se plante» (bouton Abort sur le Microkit 09 et sur la plupart des systèmes de mise au point).




Fig. 12 : Organigramme du NMI:

Un front actif (négatif) sur l'entrée NMI du CPU provoque le déroulement de la séquence suivante :

1) Le flag E du CCR se positionne à 1 pour indiquer que le microprocesseur sauve tous ses registres en Pile 2). On retiendra que la Pile pointe toujours «au-dessus» de ce qu'elle va ranger et pointe toujours sur ce qu'elle vient de ranger.

Par exemple : avant sauvegarde S = \$07C0
après sauvegarde S pointe sur le dernier
registre rangé (CCR) en \$07B4

3) Le CPU masque les interruptions FIRQ et IRQ afin qu'elles ne soient pas exécutées durant le déroulement du programme de NMI. Puis il se met en mode reconnaissance de l'interruption et va chercher le vecteur qui se trouve en \$FFFC/\$FFFD pour le mettre dans le compteur de programme (4)

A ce stade, il se met en mode exécution BS = BA = 0 pour exécuter le programme de NMI (figure 13).




Fig. 13 : Exemple de déroulement d'un programme de NMI.

«Comment revient-on au programme principal?» direzvous. Ceci est bien simple, on insère, en fin de programme d'interruption, une instruction RTI (Return From Interrupt) qui permet de dépiler la pile S pour remettre le CPU dans l'état où il était avant interruption (fig. 14).




Fig. 14 : Organigramme de l'instruction RTI,

L'interruption FIRQ (fig. 15)


Cette interruption FIRQ est masquable par l'intermédiaire du bit 5 du CCR (flag F). Elle est plus prioritaire que IRQ puisque le CPU met un masque d'interruption sur le flag I du CCR.

L'utilisateur peut sauvegarder dans la pile d'autres registres que PC et CCR grâce à l'instruction PSHS.


Signalons ou passage l'utilité des instructions ANDCC et ORCC qui s'utilisent exclusivement en adressage immédiat :

 ANDCC # \$x x effectue le ET entre (CCR) et x x et place le résultat dans CCR.

Cette instruction positionne donc un bit particulier à 0












Fig. 15 : L'interruption FIRQ.



ORCC # \$×× effectue le OU logique entre (CCR) et ×× et place le résultat dans CCR.

Cette instruction positionne donc un bit particulier à 1.



Ex. 2 pour F = 1

L'interruption IRQ (fig. 16).

C'est l'interruption matérielle la moins prioritaire car le flag F n'est pas positionné à 1, on peut la masquer par l'intermédiaire du bit 4 du CCR (flag I)

Remarques sur les interruptions hard

1. Il faut éviter d'envoyer une seconde interruption NMI avant la fin du traitement de la première car NMI est toujours prise en compte!




Fig. 17 : Bare aux HMI en cascade !

Si une NMI survient régulièrement avant la fin du traitement de l'interruption initiale, on arrive à un débordement de Pile (fig. 17).

2. Durant le traitement d'une interruption FIRQ, si l'entrée FIRQ a retrouvé son état initial (FIRQ = 1), une nouvelle interruption FIRQ peut survenir. Elle sera mémorisée, son traitement suivra celui de la première interruption. Il en est de même pour IRQ. On peut donc conclure que FIRQ et IRQ sont mémorisables.

Les interruptions logicielles SWI (SoftWare Interrupt) fig. 18

Cette instruction, dans un programme, impose l'arrêt de son exécution.




Fig. 18 : Organigramme de SWI.

Cette interruption est en générale réservée aux logiciels systèmes (par exemple arrêt d'un programme pour une visualisation automatique des registres du CPU). On remarquera que SWI est plus prioritaire que FIRQ et ÎRQ car son traitement entraîne le masquage de celle-ci.

SWI2, SWI3: fig. 19




Fig. 19 : Organigramme de SWI 2 et SWI 3.

Ces deux interruptions ont un fonctionnement identique, elles peuvent être interrompues par toutes les autres interruptions du CPU.

Leur fonctionnement est identique à celui de SWI, seuls les masques d'interruption ne sont pas positionnés.

Les instructions d'interruptions

CWAI (Clear and Wait Interrupt : attente d'interruption) fig. 20 -

Cette instruction, qui occupe deux octets, joue deux rôles : (1) Elle effectue le ET logique entre le contenu du CCR et une valeur immédiate. Le but à atteindre étant le même que l'instruction ANDCC # \$ × × : mettre à 0 un flag particulier (en l'occurrence | et/ou F) d'où permission d'une interruption IRQ et/ou FIRQ.

(2) Arrêter le CPU qui ne démarrera que lorsqu'une interruption viendra.

Cette attente d'interruption met le CPU en veille mais non en haute impédance, BA et BS restent à zéro durant l'attente. Les registres internes sont toujours rafraichis par l'horloge du CPU.




Fig. 28 : Organigramme de CWAI # SXX.

(1) CWAI arrête l'exécution du programme

(2) Le CPU valide ou masque les interruptions

CCR = FF - IRQ et FIRQ masquées

EF - IRQ autorisée

BF - FIRQ autorisée

AF - IRQ et FIRQ autorisées

(3) E = 1 indique la sauvegarde totale du contexte du CPU

(4) Tous les registres internes sauf S sont sauvés dans la pile système.

(5) Le CPU se met en attente d'une interruption IRQ, FIRQ, (suivant le contenu du CCR) ou NMI.

Remarque: Lorsqu'une interruption survient, aucun autre état du CPU n'est sauvegardé avant la vectorisation du sous-programme de traitement de l'interruption. On peut donc utiliser l'interruption FIRQ avec une sauvegarde totale du contexte du microprocesseur (il s'agit d'un cas particulier à retenir).

SYNC (SYNchronisation) fig. 21:

Il s'agit d'une instruction très puissante qui ne propose pas moins de 8 possibilités différentes !

Elle permet de synchroniser le déroulement du programme sur un événement extérieur grâce aux lignes d'interruptions.




Fig. 21 : Organigramme de l'Instruction SYNG.

(1) L'instruction SYNC arrête le CPU

(2) Les bus de données, d'adresses et la ligne R/W se mettent en haute impédance

(3) Le CPU indique qu'il est en attente de synchronisation

(4) Il reste dans cet état tant qu'il n'a pas reçu d'interruption NMI, FIRQ, IRQ

(5) Si une interruption se présente, sur IRQ par exemple (fig. 22), le fonctionnement redevient normal (BA = BS = 0).

Si IRQ est valide, et si le niveau bas dure plus de 3 cycles CPU, celui-ci exécute le traitement approprié

Au retour d'interruption, le processeur reprend le déroulement normal du programme.

Si l'interruption est masquée ou si le signal dure moins de 3 cycles CPU, le processeur continue le programme principal sans traiter l'interruption (le cas est le même pour FIRQ). Pour NMI, il n'est pas nécessaire de tester son flag puisqu'il n'y en a pas.

Remarque : puisqu'il est possible de mettre le CPU en haute impédance, il est facile de conclure que l'instruction SYNC peut être utilisée pour assurer des synchronisations rapides avec des périphériques, cette méthode permet éventuellement d'éviter l'utilisation d'un circuit d'accès direct à la mémoire (DMA).



Fig. 23 : Timing de l'instruction SYNG.

Note 1: Si le bit de masque est à 1 lors d'une demande d'interruption, le traitement continue. Si une interruption non masquable ou une interruption non masquée provoquée par FIRQ ou IRQ est acceptée, l'adresse positionnée sur le bus depuis le cycle précédent (M + 1) demeure sur le bus et le traitement continue avec ce cycle comme (M + 1) du chronogramme d'interruption FIRQ, IRQ ou NMI.


Note 2 : Si les bits de masques sont mis à 0, IRQ et FIRQ doivent être maintenus à l'état bas bien qu'un cycle seulement soit nécessaire pour mettre le processeur hors de l'état SYNC.


Exercice

Notre but est d'afficher le nombre d'appuis sur la touche NMI.

Nous allons utiliser deux méthodes :

- 1) avec utilisation de la fonction SYNC
- 2) avec affichage du nombre d'appuis
- L'organigramme revêtira la forme suivante :





1) Avec l'utilisation de la fonction SYNC

Le programme principal sera logé en \$0000, tandis que

celui d'interruption sera logé en \$0100.

Le détournement du vecteur NMI est simple à réaliser, celui-ci se trouve en \$07DD (voir listing du moniteur). En fait, iorsqu'une interruption NMI est reconnue par le processeur, celui-ci va chercher une adresse en \$FFFC/\$FFFD.

On y trouve \$E 7EA, cette valeur est mise dans le compteur de programme et le CPU va exécuter le programme se trouvant à cette adresse, on y a :

E7EA LDX > SAVNMI B7 07DD charge dans X le contenu se trouvant à l'adresse 07DD-07DE

JMP ,X saut à l'adresse pointée par X (\$ E272)

En 07DD, on est dans la mémoire RAM, ce qui permet de lire et d'écrire (donc de détourner le vecteur qui se trouve là), il suffit donc dans le cas de notre exemple, de mettre \$0100 aux adresses \$07DD-07DE.

Le compteur peut être l'accumulateur A (ou une adresse mémoire)

Le programme sera donc le suivant :

Programme principal ;	\$0000	LDX	#\$0100 > SAVNMI	BE BF	01 07	OO DD
	Retour	SYNC BRA	Retour	13	FD	
Programme d'interruption :	\$0100	INC	1,5	6C 3B	61	

Un appui sur la touche NMI aura pour conséquence de se dérouter sur la routine d'interruption qui se trouve en \$0100, on incrémente l'accumulateur A puis, un RTI nous ramène à l'adresse \$0008.


Un branchement relatif positionne le CPU en haute impédance (SYNC) pour lui permettre d'attendre une nouvelle interruption.

Un appui sur Reset, réinitialise le moniteur pour nous permettre de «reprendre la main» puis r A nous permettra de vérifier que le comptage s'est bien effectué.

2) Avec affichage du nombre d'appuis :

Le programme sera dans ce cas un peu plus complexe. Puisqu'il s'agit d'afficher, le CPU devra constamment travailler, donc les instructions CWAI ou SYNC seront interdites.

L'organigramme est le suivAnt :



Les parties 1, 2 et 6 sont identiques dans leur principe à l'exemple précédent, nous laisserons donc les instructions correspondantes en place.

La partie 3 fait appel à l'écriture de nbrE dans disbuf, on se servira de Y pour pointer sur disbuf et X contiendra la valeur à afficher : nbrE se traduit par \$457.54179.

La partie 4 consiste à convertir une valeur hexadécimale se trouvant dans l'accumulateur A en une valeur d'affichage 7 segments, les sous-programmes L7SEG (\$ E0FC) et R7SEG (\$ E100) se chargeront de cette conversion (rappelons que la valeur à convertir doit obligatoirement se trouver dans A, il se trouve détérioré en fin de sous-programme ; ce qui nous amènera à utiliser B comme compteur).

La partie 5 sert à balayer les afficheurs de manière à visualiser l'affichage, le sous-programme DISPRE (\$ E07B) se chargera de cela.

D'où le programme suivant :


\$0000	LDX #\$0100 STX > SAVNMI CLRB LDY # \$07FA LDX#\$4575 STX,Y + + LDX#\$4179 STX,Y + +	Détoumement de NMI Compteur = 0 Pointe sur disbuf (1° aff.) Ecrit nbrE dans disbuf et pointe en disbuf + 4 = 4° afficheur
Retour	TFR B,A PSHS A	Compteur dans A Sauve compteur à convertir en 7 segments
	LBSR L7SEG	Conversion des 4 bits de poids forts
	STA,Y+	Stocke dans 5° afficheur
	PULS A	Reprend compteur
	LSBR R7SEG	Conversion des 4 bits de poids faibles
	STAY	Stocke dans 6e afficheur
	LEAY,-Y	Revient au 5° afficheur
	LBSR DISPRE	Allume les afficheurs
002A	BRA Retour	Recommence NMI
\$0100	Inc 2,S	Incrémente B

Si vous essayez ce programme, vous constaterez qu'il ne fonctionne pas à tous les coups. On constate en effet que l'on effectue une sauvegarde de B (notre compteur) en Pile dans le sous-programme DISPRE.

Or, il y a de fortes chances pour que l'interruption se produise dans ce sous-programme puisque c'est lui qui réclame le plus de temps pour s'exécuter.

En conséquence, le compteur que l'on incrémente dans le programme d'interruption n'est pas notre compteur (voir dessin).

Il est donc exclut de prévoir A, B, X comme compteur, il nous reste Y et U mais la solution la plus simple étant d'utiliser une case mémoire comme compteur.



0000	LDX # \$0100	8E 0100
	STX > SAVNMI	BF 07DD
	CLR > CASE	7F 00 30
	LDY # \$07FA	108E 07FA
	LDX # \$4575	8E 4575
	STX, Y + +	AF A1
	LDX # \$4179	86 41 79
	STX, Y + +	AF A1

\$ 00 17 retour	LDA > CASE PSHS A	B6 00 30 34 02
\$ 001C	LBSR L7SEG STA, Y + PULS A	17 (EOFC) EODD A7 A0 35 02
\$ 0023	LBR R7SEG STA, Y LEAY, -Y LBSR DISPRE BRA retour CASE EQU \$0030	17 (E100) EDOA A7 A4 31 A2 17 (E07B) E04E 20 (\$0017) E8
\$ 0100	INC > CASE RTI	7C 00 30 3B

Cet exemple montre bien qu'il faut être très prudent dans la gestion de la pile lors d'interruptions ; il est quelquefois préférable de se réserver une adresse buffer pour y faire un travail particulier (ici notre compteur) afin de ne pas subir une perte de données à cause d'une mauvaise gestion de la pile.

Chapitre IV

Aspects du Logiciel

Le logiciel présenté ici est celui du Microkit 09. Celui du MOPET, intitulé Micromon-Plus reste très semblable dans toutes ses formes et sera présenté dans le tome 2.

Présentation Générale

Le logiciel est constitué par le programme moniteur NANO-MON REV 1.8 implanté en EPROM 2716 2 K × 8 bits depuis l'adresse E000 à l'adresse E7FF. Le programme principal s'articule autour du programme RESET comme le montre l'organigramme ci-dessous. A la mise sous tension, ou dès l'appui sur la touche «Reset» le signe « - » est visualisé sur l'afficheur de gauche. Dès lors, seules les touches M. BP.R.CN.L.P.GO. sont influentes. L'appui sur l'une de ces touches provoque l'exécution de l'un des sousprogrammes EXMEMO, BPOINT, FONREG, etc... aux adresses précisées sur l'organigramme général. Ainsi, la touche M permet l'examen et le changement du contenu des mémoires. L'emplacement mémoire visé doit être précisé par son adresse héxadécimale, entrée par l'intermédiaire du clavier et contrôlée par le sous-programme BADD. La donnée correspondante est alors affichée. Cette donnée peut être changée.


Les caractéristiques essentielles du programme moniteur sont décrites dans les paragraphes suivants. Nous analyserons les programmes et sous-programmes suivants :


- Mise en route RESET
- Clavier et affichage
- Examen et changement du contenu des mémoires
- Visu et changement du contenu des registres
- Calcul automatique d'offset
- Interface cassette

Mise en route & Initialisations

Un appui sur la touche «RESET» force le µp à lire les emplacements mémoire FFFE, FFFF. Le décodage des adresses hautes (A_{15, 14, 13}) du système étant partiel par tranches de 4 Koctets (1000 Hexa) et par tranches de 2 Koctets (800 Hexa) pour les adresses basses de la RAM et de l'Eprom, le µp prend en compte les adresses images E7FE, E7FF. Il y trouve E219 et exécute le programme «RESET» partant de cette adresse.

Ce programme initialise le pointeur de pile du système à la valeur 07CO et le vecteur NMI à la valeur E272. Le pointeur d'interruption est mis en RAM à l'Adresse 07DD,DE. L'utilisateur peut changer cette valeur et obliger le programme d'interruption à exécuter un programme spécifique d'inter-





ruption au lieu d'exécuter celui commençant à l'adresse E272. La composition de la table des vecteurs d'interruption permet de mieux comprendre ce qui vient d'être dit.

E7F2,F3 conti	ent 077A	RSV13	
E7F4,F5	E27C	RSVIZ	ASSOCIE A Break Point
E7F6,F7	0775	RFIRG	
E7F8,F9	0770	RIRO	
E7FAFB	027A	RSVI	VISU.REG
E7FC,FD	E7EA	RNHI	LDX Meno 07DDLJMP,X
E7FE,FF	E219	RESTAR	PROGRAMME PRINCIPAL
	~		
EPROM	RAM	INTERR.	PROGR.EXECUTE

C'est ensuite l'initialisation du pointeur de pile moniteur, la génération du symbole prompt « – » et le branchement au s/p GETKEY qui permet la scrutation du clavier (pour y détecter toute commande actionnée) et l'affichage. Si la touche GO a été enfoncée il faut alors entrer l'adresse de départ du programme utilisateur par l'intermédiaire du clavier contrôlé par le sous-programme BADDR (BUILD ADDRESS). Ces 2 s/p GETKEY et BADDR seront détaillés dans les chapitres suivants. Nous revenons au programme RESET avec dans X l'adresse de départ du prog. utilisateur. La valeur de X est placée dans les cases Mémoires (07CA, 07CB) qui correspondront au contenu du PC lors du désempilage provoqué par l'instruction RTI de fin de programme.

C'est ensuite la mise à 1 du bit 7 de la case Mémoire 07CC. C'est aussi la mise à 1 du flag E du registre CC vis-à-vis du désempilage. C'est enfin la réinitialisation du pointeur de pile du système et le RTI. Cette dernière instruction provoque le désempilage de tous les registres et le PC se trouve chargé à l'adresse départ prog. utilisateur. Le système exécute alors le prog. utilisateur.

NMI - Un appui sur la touche NMI provoque le lancement du programme d'interruption à l'adresse contenue en 07DD,DE. Si ces cases mémoires n'ont pas été forcées par l'utilisateur, elles contiennent les valeurs E272, valeur injec-

tée par le programme RESET.

ROUNMI charge A avec le MSB de l'adresse en cours de programme (LDA 10,S; c.-a-d. MSP du PC dans A). Si le poids fort d'adresse est € α EQ, ROUNMI provoque un branchement à R POINT. Sous contrôle moniteur (Adresse > E000), la touche NMI a même action que la touche RESET. Si un programme utilisateur est lancé (Adresse en cours inférieure à E000 et même à 07FF dans le cas de notre système), ROUNMI provoque 1 branchement à RSWI (VISU des Registres).

Initialisation de la fonction NMI

E272 A6	BA	A RI	DUNMILDA	10,S
0274 84	FO	A	ANDA	#\$FO
E276 81	EO	A	CMPA	#\$EO
E278 27	AD	E227	BEQ	RPOINT
E27A 20	28	E2A7	BRA	RSWI
E7EA BE	07DD	A RI	NMI LDX	SAVNMI
E7ED 6E	84	A	JMP	X,

RSWI2 - est associé à la fonction BP (Break Point) de la façon suivante : lors de la mise d'un point d'arrêt, l'instruction utile (sauvegardée en Memo 07DF, 07FO) est remplacée automatiquement par 10 3F = instruction SWI2 (voir BPOINT). Le programme utilisateur s'arrête sur cette interruption, va lire le cases Memo E7F4,F5 pour y trouver E27C. Il exécute alors le programme RSWI2 qui consiste d'abord à recentrer le compteur programme (2 fois DEC 11,S) puis à remettre l'instruction d'origine sauvegardée en Memo 07DF,EO. Un branchement à RSWI permet de visualiser et éventuellement de changer le contenu des registres du μp. Après retour à R POINT ou après RESET, l'appui sur la tou-

Initialisation de la fonction SWI2

E27C	BA	6B	A	RSWI2	DEC	11.8
E27E	6A	6B	A		DEC	11.8
E280	FC	07DF	A		LDD	SASWI2
E283	ED	F8 OA	A		STD	[10.5]
E 288	20	1E	F2A7		BRA	RSMI

Place un point d'arrêt, sauve l'instruction


E206 CC	756B	A BP	OINTLDD	#\$756B
E209 DD	FE	A	STD	< DISBUF+4
E20B 17	FEA7	E085	LBSR	BADDR
E20E EC	84	A	LDD	,X
E210 DD	DF	A	STD	< SASWI2
E212 CC	103F	A	LDD	#\$103F
E215 ED	84	A	STD	,X
E217 20	0E	E227	BRA	RPOINT

che CN permet de relancer le programme utilisateur à partir de l'endroit où il s'était arrêté.

Nous conseillons aux lecteurs de revenir à l'étude de ces deux fonctions d'interruption après s'être familiarisé avec les sous-programmes GETKEY, DISPRESH et BADDR.

Programme «Reset»

Initialisation, décodage des touches M, R, CN, L, P, GO et lancement du programme utilisateur




E298 B1	38		CHIP1)	0631	MEN, TOUCHE-60?
E256 26	CB	€227	BHE.	000107	
£25C 86	70	8	LBR	9970	OUI, CHANGE 6 DS DERWIER DIGIT
E23E 97	FF	6	318	(BISSUF +	5
E260 17	FES2	E485	LOGR	34500	FAMILIANE AMMESSE DEPORT
E263 109E	FU	A	LBY	(SAMPEL	DU PROGRAMME
E266 8F	28	Æ	\$13	30,7	ARRESSE PROG DANS PC
E316 B6	90	A	LBA	8100	
E21A 46	66	8	888	, 0	POSTTIONNER FLAG E=1
E26C A7	86	4	STA	.7	
E74E 1990	FU	A EXCIL	LBS	(SMPI)	TOUR LES MEETSTRES
E271 30			818		GEPART PROS VISLISATEUP

Affichage & Clavier

Ces deux fonctions utilisent les mêmes lignes du PIA. En outre, les deux sous-programmes :


- Affichage (DISPRESH)
- Clavier (GET KEY)


sont imbriqués ainsi que le montre l'organigramme général ci-contre. Le programme principal moniteur fait souvent appel à ces deux fonctions essentielles. Aussi nous analyserons en détail dans les paragraphes suivants les matériels et logiciels correspondants.



Affichage

Il comprend 6 afficheurs à cathode commune. Pour des raisons évidentes de simplicité, les données - ou de façon plus générale - les symboles à afficher ne sont pas mémorisés mais multiplexés. Un rafraîchissement (par programme) est dès lors nécessaire. Les six symboles à afficher sont (après codage 7 segments) rangés dans 6 positions mémoires consécutives d'adresses 07FA à 07FF (appelées DISBUF). Après lecture de DISBUF et aiguillage via le PIA port A, chaque bit de symbole commande l'exctinction ou l'allumage d'un segment lumineux par dérivation ou non du courant d'alimentation des LEDS dans le transistor correspondant du 74LS240 (voir ci-dessous). Ceci n'est possible que si l'afficheur est sélectionné. La sélection s'effectue à partir du PIA port B (SCN REG) décodé par le 7442 qui porte la cathode de l'afficheur à zéro.





Sachant qu'un «0» à l'entrée du 74240 allume 1 segment lumineux (transistor bloqué) et sachant que le contenu des positions mémoires DISBUF est complémenté par programme (Adresse E0A4 de DISPRESH) avant d'être aiguillés par le PIA, il est facile de vérifier la correspondance suivante :






C'est la table DIGTBL. Les différents codes 7 segments (7E, 06... 69) sont rangés en mémoire à partir de l'adresse E010.

Quant à la partie programme DISPRESH, elle ne présente pas de difficulté majeure. Le PIA port A (DISREG) est programmé en sortie afin d'aiguiller les différents mots de commande en provenance de DISBUF. Un demi-port (port B) suffit pour sélectionner les 6 afficheurs par l'intermédiaire du décodeur 7442 (3 bits suffiraient mais il faut aussi adresser 4 lignes de clavier comme nous le verrons dans le § suivant). L'adressage indexé facilite le balayage séquentiel des afficheurs. L'afficheur sélectionné illumine le symbole voulu durant 1 ms,


Allumage des afficheurs

E07B	34	16	A DISPRE	PSH5	X.B.A	
E070	BE	A004	A	LDX	≠DISREG	
E080	4F			CLRA		
E081	A7	02	A	STA	2.X	ACCES A DDRA
E083	A7	03	A	STA	3.X	ACCES A DDAB
E085	86	7F	A	LDA	#\$7F	
E087	.A7	84	A	STA	,X	PA EN SORTIE
E089	86	OF	A	LDA	#80F	
E08B	AZ	01	A	STA	1,X 1	PBO-3 EN SORTIE
E08D	86	04	A	LDA	#304	






On rappelle:



Clavier

Le clavier est organisé en matrice 4 lignes × 7 colonnes, à l'intersection desquelles se trouvent les contacts des différentes touches. La figure ci-dessous illustre cette organisation.

La détection d'une touche enfoncée s'effectue de la façon suivante : le PIA port A étant positionné en entrée et le port B en sortie, le sous-programme GETKEY réalise une première analyse du clavier en procédant à un balayage ligne par ligne. L'adressage d'un n° de ligne par SCN REG porte la sortie correspondante du 7442 à l'état «0». Si l'une des touches est enfoncée sur la ligne adressée, le contact ligne





colonne impose cet état «0» sur l'une des colonnes, donc sur l'une des entrées du PIA DISREG. Une simple lecture du PIA port A nous renseigne sur l'état du clavier. Compte tenu de la complémentation de la lecture du PIA (Ad EO44 de GETKEY) une lecture = FF traduit l'appui sur l'une des touches. Il faut alors procéder à l'identification de la touche actionnée. Si l'état du port B donne la position de la touche en ligne, la position colonne est obtenue en repérant la position du «1» (ne pas oublier la complémentation) des données du port A : c'est le rôle de la partie DECKEY qui se termine par la mise dans l'accumulateur A du code touche. L'organigramme très détaillé présenté ci-après permet de comprendre au mieux le sous-programme GETKEY. Si aucune touche n'est actionnée, le programme repart en rafraichissant les afficheurs pour revenir à la détection d'une touche et ainsi de suite.

Le code $\alpha\beta$ - code touche - correspond à la α° ligne et à la β° colonne. Par exemple la touche est codée 00. Les divers codes-touches sont rangés en mémoire 2716 à partir de l'adresse E000 dans l'ordre suivant :

nº touche	0	1	2	3	4	5	6	7	8	9	Α	В	C	D	Ε	F
Code touche	06	05	04	03	02	01	15	14	13	12	11	25	24	23	22	21

C'est la table KEYTBL. Cette table ne comprend que les codes des touches HEXA. Le lecteur établira facilement le code des touches de fonction (Inc Dec Mem...) (c'est-àdire 00, 10, 20...).






SECONDERGOSSOO GETTER ROUTINE SERBESSONSES OSCORTE LES LIGNES ET LES COLONGES DE CLAVIERD DECONDERGES ALLINE LES AFFICMENS DESSASSES

E020	34	X	- 4	CETTE?	P9HS	1,37,5	
		0080			SETOP	880	
E022	36	80	- 1		LBA	8900	
E024	LF.	80	8		159	4, 0P	
E024	80	53	E019	FIRELA	BSR	\$19P0E	ALLUMER LES AFFICHEIMS
£028	4F				ELBA		
E029	67	06	- 0		STA	(SCHOES	ACCES & BOPA
E029	17	97			SIA	50'90'91	ACCES & COOP
ECCO	9.7	04	- 6		516	-315956	TE EN ENTREE
E02F	26	96	6		LBS	860F	
E101	97	05	. 8		316	19.15CHT	OR EN SONTE
£033	do.	64	8		1.06	8504	
£933	97	86	8		518	+SEMPER	ACCES A 084-815066
867*	97	0.7	8		576	I SCHOOL	ACCES & MOR-DISCRIT
6139	Có	FF	ā		683	88FF	
E008	90			LIGSH	G3#1		
£93£	01	66			OPP	0640	FIN SERUT, CLEXTER"
E13E	27	Eb	E026		1E8	FIRELA	OFF, SERVICES WEFTENEURS
E948	BT	05	6		519	1015001	HOM, SCRUTTER LIEUE PAP LIQUE
E042	96	94	A		1.04	DISMES	
E044	43				COPIA		PAG DE TOUCHES ENFONCEES?
E043	21	F4	E020		BER	L18501	OUE, SEMPTED LIBNE SLIV.
£067	67	644.0	8		51B	SAVCNT	
6040	87	OFF	ñ		STA	SAMBES	NON, TRUCKE ENTRACEE
£640					CLOS		
E04E	69	61	- 6		LED	8901	
£050	FĮ	97F1	A	COL SUI	DIPS	SAVEEB	TRUCHE RETECTEET
E453	27	86	6059		866	BECKET	BUS, RECOMMATTRE LA TOUCHE
E955	4E				1004		404. PASSEN COLONNE SUBVINITE
E054	50				8919		FOUTES COLOMES PESTEES"
E937	T	E2	£670		9E0	110661	OVERE PREVIOUSE
E#29	20	F3	E030		004	COLSMI	MOR, COLOMIE SULWMIFE

ETREBUSETTO DECOMMESSANCE III LE TRUCHE ESPESSANCE DEADRIQUE LE CODE DE DECOMMESSANCE DE LA TRUCHE SED EN ELLE EST APPRICE : SUPPRIME LES AEDOMOSSEMENTSO

€050	Fb	OTH	ā	BECKE!	L80	SAVCH?	HAMESO LIGHT
ENDE	20				HSLD		
ERSF	30				ASL D		
Erec	59				491.0		
£861	98				ASLD		
€562	34	04	A		P945	9	REPERE LEGRE
Elle4	46	EØ	8		4306	,50	
£166	34	92			P945	A	SANNESANDE CODE TOUCHE
[168]	1000	1000	ě		LIT	990006	
ENG	SF			03100	CLASS		
£168	96	88	- 8	DL12	186	48ESPES	
EONE	03				COM		REDONO I SSEMENT"
E-170	26	Fő	EGAC		BHE	100()	Out. Aftenne proposition
E072	36				DECB		NON, TEMPO-SOOS
[07]	26	m	1060		SHE	BL VZ	
E075	71	F	A		LEAV	+1, F	
E077	29	FB	EPuD		DIE	BLYZ	
£019	23	AE.	8		PNLS	PC. 1. 3P.	BLA RETOUR RESET FOUTURE



Examen et changement du contenu mémoire

Le programme de visualisation de la mémoire permet la visualisation du contenu de la case Memo pointée par les quatre premières cases Memo de DISBUF. Ces cases sont remplies à partir de l'appui successif sur quatre touches hexadécimales du clavier (H H' H''') sous contrôle du sous-programme BADDR. Si un changement du contenu de la mémoire s'avere nécessaire, la partie de EXMEMO (à partir de l'adresse E155) prend les nouvelles données dans les deux dernières cases de DISBUF (entrées à partir du clavier) et les range dans la case mémoire désignée. Les sous-programmes EXINC et EXDEC sont appelés lorsque les touches INC ou DEC sont utilisées pour passer à la case mémoire suivante ou pour revisualiser lii case mémoire précédente. Dans ce chapitre, nous analyserons :

BADDR	qui fabrique l'adresse hexadécimale entrée
	à partir du clavier, rafraîchit l'affichage et

met cette adresse dans X

exmemo qui permet la visualisation (et le changement si besoin) du contenu de la case mé-

moire pointée par X.

EXINC EXDEC qui incrémente ou décrémente l'adresse visualisée. Une lecture de la case hexa a lieu avant de ranger la donnée (on a pu essayer d'écrire en EPROM).

Compte tenu du nombre de sous-programmes mis en jeu, nous proposons le petit aide-mémoire suivant :

HEX CON	Convertit 1 code touche (aß) en son équi-
	valent hexa et le remet dans A. Si la tou-
	che n'est pas hexadecimale, le programme
	se branche à R POINT.

L75EG Dans le cas de deux chiffres hexa (dans A), convertit le chiffre de gauche en code 7 segments (compatible afficheurs) et le

place dans A.

CON HEX (7 TOHEX) convertit le code 7 segments

(dans A) en son équivalent hexadécimal et

hexa (OH & OH') en 1 seule (H H') dans A.

le place dans A.


KEY HEX combine GETKEY & HEXCON


HEXIN 7 Utilise KEYHEX pour accepter l'entrée de deux touches et combine les deux valeurs

Nous précisons encore que GETKEY détecte 1 touche hexa sous la forme $\alpha\beta$ (α ligne, β colonne). Cette touche peut être convertie en son équivalent hexa OH par HEXCON. Elle peut être transcodée hexa en code 7 segments compatible afficheur par R7SEG. Elle peut aussi être relue

en hexa à partir de disbuf par CONHEX.

€112	34	14	A	CENNET	P945	1,0	
Ei 14	ØE.	1010	- 8		LBC	1819100	
E117	1F	89	A		1FR	ALD:	0+0150UF+4 86 5150UF+5
E119	4F				CLFIR		
ELIA	£1	80	- 6	HOF IN	CHPB	, 2+	CHEPENER WIL DONNEE
EHIC	27	07-	E125		DED	DONEA	BANKL HEER DEMEE
ETTE	1027	0105	E227	FORCTS	LBER	OPESOT.	OUE, FORETION, RETORNES SCRUTER
E122	39				1806		
£123	20	FS.	ELLA		3900	1000F 10	
E125	25	94	- 6	DOMEA	Jun 5	PC 3 D	










EMPE 47 EMPE 48 EMPE 4	10 £016 0F 02 01 F0 94	A E19E A £107	HALRET	ASBA ASBA ASBA FSMS EDI ABBA BEA LEAY SECA SECA	E BEISTEN PRISE VALUE E 1.1 ADMINISTRATION . 1 PC. E	PROTEST TO THE PROTEST OUT, PROTEST OUT, PROTEST OUT, PROTEST OUT, E	P SO DE T L NE L NE L NE L NE L NE L NE L NE L NE	B TABLE DUCHE' I BS & F SUP + F SI -A HETA-"	ia, 501	TROUVEE	Ang Charger A on 7 DeCA Retent
					ECOF 1E ESD1 1F ESD2 35	pr M	A A B	FAGGP1	ESS IFR POLS	A,B B,I PC,B,A	D-1-ADDESSE PROGRAMME









ESSESSE ESECUTION DE LA FONCTION INCREMENTATION ASSESSES DARAGRARASE ET DE LA FUNCTION DECREMENTATION BOSSESSESSES

E179	56	EE	A	ECDEC	960	034960	
E178	80	E?	E160	ETIME	359	105858	
EITE	45	EE	6		£38	-039960	INCIDENCALE ON DECARAGRAE.
E17E	-B	29	EIAB		346	BETRE	COMBET 30, DETMEMENTE
EJB)	Ab	BG	- 8		LBA	.2 *	EBENDME SCHOKE 35 1 ET 1-1
E192	34	68	ń	PRESTM	P945	0	SAUVE AVAILA STOCKAGE
E1B4	A1	EG	8		(19PA	.50	MERCHANT ANSERTE IS MERCIAL PLATET
E184	1920	(1)(9)	£227		LIME	PRESIDEN	ABLIANCE CONTROL ABOUT STALLAND
EIBA	16	10	8		166	1.0	维 部門祖 協裝 唯物印
E180	17	FF 40	[111]		LBSF	LISES	SUB-ARTE DE PREDEDENTE
ELBF	97	FA	ă.		\$14	BISBLE	
E191	18	10	6		TER	100	
£193	1,	Heir	[19+		LBSP	e sefe	
£196	9.7	FB	- 8		516	-11500er	
£159	1F	98	A		TER	0,2	
£196	17	$FF \cap F$	EXEL		1.85P	, 1586	
ELSE	9T	ST.	ú		574	30504F+)	
ELRE	JF.	28	à		921	3,4	
EIAI	17	FFS	Elec-		1,000	6796	
E184	67	F)	ā		378	51505Fe	
EIAs	26	88	E1.11		864	FERENCE:	SE DONERIES ESECUTION MENUT
6140	Se	84	Δ	DECRE	.34	.1	
Elfah	33	1F	4		(EAT	1.1	
Elác.	13	8-5	EDEC		394	reEille	DECREMENTATION EXECUTED




Table des étiquettes


ı	APPARE INE	ACCORD THEA	MINIS ELEI	MEDLIE ETPO	FEREN FLM	AFFIAS ETCS	AFFIAR ETAT	48 18MA 14	21.2. 111
ı	4F5164 E080	94788 E095	ECOUNT E'EA	BITCHE ESSO	BITCAL ESES	FITLES FOOT	BEAUL EAST	POWER CARRY	Marin' Seed
ı	Deef in east	980191 E206	2550E 3000E	[FAIR] E126	CAL16 E488	EALCON FALL	CAUDOD EAEC	DALCHE ES	46,83 1111
ı	TALPOT TIET	(ARR#1 E594)	CARSUL Bert	CHARGE EDEB	TARAGE EIRO	CHARLE EASE	CHARGE STOP	[HFOS" [44]	(Mfc4) E465
ı	GHTEN FARE	TATEME ETAF	0.1540 1.191	CLEDIS SORE	COUP IN EATS	COUSUI ENSC	COMMET PREE	300 da E427	1086A4 E447
ı	ISMERI ESIA	COMPAT ESSE	Cloken Esta	UM001 5110	CONNET ERRO	COMPUT ESER	CONT. EDG.	SEDEMA EDBE	(616m -1115
ı	MEDHET EAFS	BETTER ENTE	光泽 (14)	76012S 6519	DEPLAC EAST	PERMOD ENTS	DETECS ESFI	316761 6-1	9 9844 Tu
ı	1 50ml 4405	FISH IN Lot	7 388E E TR	D15FE5 4444	BLEE EDAN	PL17 E+e2	91.7993 E545	7L+5W5 Essi	10mm - 5101
ı	ENC350 E144	foliat Ele	[16] 14.79	Famero Edis	ERPOR ETRE	Euco ElbE	ERDEC EL'B	EVEND EITH	5712019574
ı	EafBif Eust	ESTOVO ESDA	Etalat fill.	Estest Eres	EIPOCT EIAE	EZFUNE E64:	EIPEGL E34F	FAMILE FOR	1 4040 6075
ı	FINDWE EDCS	FIATLA E 17.1	finens fres	FONCTO ELLE	# 2008 E 300T	SETTEN FORD	461089 616"	#E110, ErEE	16,810 1.2"
ı	IMPER EIFS	INTERT EISE	IMMERI EGAL	187515 6476	101m)6 E46?	[078] 6 E480	TOTAL EADS	sang tanes	#6419. E000
ı	Tibee Edet	1165a1 8 00	58054 [51]	R10094 1549	99995 E1F9	PS9909 E484	459,59 E582	924100 8589	PLUF IN ESSE
ı	MULPAR ESTO	#300 tr. 6255	MENSE LIES	1030¢ Ib E11A	900EB E00E	M038L1 E5V0	0899TH E107	SFFSET ELLT	OFFOCT ETTE
١	biff halt	F [1936 HTAL	FLIEDU E 184	FLUS EIFA	PC1505 07E3	POCP05 E441	POSETF E457	FRELIN STET	FRESEN DIES
ı	BAERS F.ES	MESER 1561	FREITH ETEC	58341 E501	875EG - E100	REDALE ETTO	PCR E484	9508 11888A	PEBITS ETAT
ı	ebilbit flab	REDUCE EST	rette munt	SEEIC. Tool	PEGIND ESME	PEEPC ESAB	PEGPPE ESSE	PEGGUI ETFD	AESTRE EDGE
ı	REMEMO ETT	beeine Ella	\$\$0501 E180	RETOUT ETTA	DESTEN ENE!	9F 180 1715	PING STTO	PHPT ETEA	\$1600H E272
ı		#5m1 E04.	Ryan, Ell	#5WID 1118	5A3301 07F7	\$46607 0764	569017-0784	SAUT ELEB	SAUVER OTES
Į	\$6461 1.116	BANGE GIR.	SENTHY THE	Seland cabb	SILVE OF BLEB	SAMPOC 17E4	SAVRES STEE	SAVINES OFER	57.6883 E598
1	SIMPLEMENT	31WEG 41++	SCROBE E'10	Berg Atua)!	SERRIT EVEE	SECRAP ES43	STADON EADS	5100+a E1E1	319000 E416
1	352 EAR?	801(mr 598t	9017EF E"50	SUPTER EACH	SUITES EXCE	SESVI E777	TEMPO E164	TESTER ESST	TESTST E41A
I	1 1449 699 1	746EG E186	"FARS" EACS	191066 6010	151FDC E444	FETERS EASO	BLIEF FINE		


Examen et changement du contenu des registres


Le programme RSWI transfère les registres de la pile dans DISBUF pour que l'opérateur puisse les examiner. Les registres sont visualisés dans l'ordre dans lequel ils sont rangés en pile . CC. A. B. DP, X, Y. U et PC. Une astuce permet aussi de visualiser S. On passe d'un registre à l'autre en appuyant sur la touche INC (reg. suivant) ou DEC (reg. precèdent) Le branchement à RSWI est automatique lorsque le deroulement d'un programme utilisateur se heurte à un point d'arret (revoir mise en route et init.) ou à un SWI. Dans ce dernier cas. le vecteur d'interruption E27A conduit le μp a executer BRA SWI (voir Adresse E27A).

Apres examen du contenu des registres, RSWI se poursuit par un branchement a FONREG. Cette fonction permet le changement du contenu des registres. Il est bien entendu que cette fonction peut directement être executée à partir d'un appui sur la touche REG.

Nous analyserons successivement les parties suivantes :








Les figures ci-contre représentent l'exécution de CHTDON selon l'initialisation préalable de X et de Y (Ad E385 et Ad E3CA de BX REGI) :

a) Chargement de la valeur hexadécimale HH' dans la memo PRESEH 07E5 et transcodage en 7 segments pour afficher cette valeur sur les 3° et 4° afficheurs. Ces valeurs hexa sont entrées par le clavier sous contrôle de GETKEY. b) Même chose qu'en a) pour une valeur hexadécimale HH' H",H"'. Dans ce dernier cas H" H"' sont stockés en Memo PRESEL 07E6.





CALCUL AUTOMATIQUE D'OFFSET

Le logiciel NANOMON permet le calcul automatique dans les deux cas suivants :

- en adressage relatif (prog.EXOFS)
- en adressage indexé (prog.EXPOCT)

Nous analyserons successivement les deux programmes EXOFS et EXPOCT. Nous proposons cependant, au préalable, 2 tableaux en guise de rappels.







EXOFST (Ad E705)

Calcul de l'Offset en cas de branchement

Ainsi que le montre l'organigramme de la page suivante, le programme EXOFST, vérifie d'abord le dernier octet entré en RAM (et éventuellement l'avant dernier octet) pour déterminer si l'offset de branchement doit comporter 8 ou 16 bits (branchement court ou branchement long). L'exécution d'OFST se poursuit ensuite par le calcul proprement dit de l'offset par appel au sous-programme CALOFST, qui calcule la différence entre l'adresse d'arrivée et l'adresse de départ, ainsi que le montre l'organigramme ci-dessous :






Au retour de CALOFST, la Memo 07E9 contient le sens de déplacement et l'accumulateur D l'offset sur 16 bits. Le programme principal se poursuit par des tests sur le résultat de l'offset calculé notamment vérification de non dépassement de capacité, et vérification de la longueur (8 bits, 16 bits) du déplacement... Le symbole Er est affiché en cas d'erreur. Le programme se termine par le rangement de l'offset dans le prog. utilisateur et par l'affichage de cet offset dans la nouvelle adresse de départ.

Offset en cas de branchement

Organigramme général Offset de branchement




Exécution de la fonction Offset

⚠ Organigramme Exofst

EXOSFT vérifie l'instruction de branchement puis calcule l'offset en fonction de l'adresse d'arrivée désirée, laquelle est entrée par l'utilisateur par l'intermédiaire du clavier hexa. L'offset ne sera placé en RAM (dans le programme utilisateur) que si les vérifications qu'il subit s'avèrent positives.

£105	17	FASB	E161	EXOFST		THORER	
£248	Ab	84	- 6		LBA	.1	
ETOA	01	16	8		DIPL	8816	LIMIT
£100	27	34	E742		BEG	EILDIL	DUI, BRANCHEROUT LONG INCOMPTIONNEL
E70E	91	17	6		COPR	\$917	L891*
[1]0	27	38	E742		300	EXLECT.	OUL. THE SECURITIES OF THE SECURITIES
E712	86	82	6		1.06	1 . 1	POINTER SUR INSTRUCTION PRECEDENTS
ETTA	91	10	8		0896	4510	DIAMOCHEPENT CONDITIONNEL LONG?
E716	22	28	₹740		BED	EQ. SCL	903
E010	30	03	8	OFFICE	LEAD	3, 0	E CONTIENT ADRESSE OU DRANCH COURT
[715	80	38	ET57		DGR	CALDES	COLCULER OFFSET
EFIC	29	17	£790		PVS	RETRUI	11 DEPAGREMENT DE CHANCETE, ERREUR
E?1E	95	£9	à		BITA	CHESPOS	
€720	23	94	£726		0E0	BRMP()	TOUT MID A 4 = DRINKSH POS




♠ Organigramme début EXPOCT


La première partie d'EXPOCT contrôle les touches , , , , puis , ou .

Ce début de programme vérifie aussi le postbyte et remplit la mémoire PLUSMS en fonction du sens souhaité du déplacement. La suite du programme est appelée AFIVAL.

EssE	80	63	£167	ENFOCT	951	INCREM	POST OCTET EN MEN
E199	91	E4	Á		STA	ESAVABL	SAMPE POST OCTET
ELBS	86	91	A		LBA	8941	ALCONE PROPET
E184	34	10	- 6		PSHS	1	
E184	17	0036	[29]		LBSR	PROPT	
EIBO	1.7	FEda	6950		LESP	SE THE!	
E180	#1	55	6		CHPA	8053	TOUCHE OFF SET
EIRE	27	93	E103		DED	∂FF5ET	
E100	10	FF68	1113		LBPA	DEMENT	NON, RETENE FOR MEN
£103	96	£4	8	PERSET	LE6	SMAPOC	HEREMANE FOST OCIES
	75		- 8		PNLS	1	
E107	30	16	4		LEAT	-1,1	PEINTER SWA INSTRUCTION
ETEA	1F	89	8		TEB	A,B	
ELCD		0E	A		AK3 F	#10E	
3313	CT	38	- 8		CHEE	1690	FER MINOR'S
ELOF	76	10	ELEI		DIE	[ALP[1	MON, AFFICHE STORE
E101	15	84	A		TEIL	4,8	
	24	09	A		4409	0103	
E105	[1	1/6	A		CMJ	3049	BRAKH COURT
E107	1057	9550	E118		LBER	REPORT	
E189	[]	03	A		CMbB	\$10E	DRANCH LONG
			E760		LBED	EILICL	
EIEL				CALPET	L 89R	BETKEY	
ESEA	17	1661	E205		LDSP	ELPOIS .	
EIET		(0)			CRPA	8600	TOUGHE INEREST
EFEA	27	94	Elea		BEB	PLUS	POSTOCTET O
EIEB			ā		[HPA	0910	TOUGH HETREIT
ELER	27	90	EIFD		DEA	A0116	POSTOCIETA G
EleF	30	91			[93		
EIFS	16	FFI	E100		1,905	PEPERO	SENEM RETOLD NEW
EIF4		植	å	PLUS	186	8448	
EIF	97	list.	ñ		STA	BISBUF+	S AFFECRE PLUS
[ELEB	4F				OURS .		
F164	70	86	E201		BRA	CON11	
EIFB	Bb.	åÉ	A	ROLOS	LDA	BloE	
ELFS	PT	FF	A		STA	OTSBUE +	S AFFICHE MILES
Elle	86	80	fs.		LDA	8183	
£201	97	£3	A	08071			
[203	ES.	0107	E186		LBPA	AFTVAL	
-							

Le tableau ci-dessous rappelle la signification du postbyte.





Organigramme suite EXPOCT début AFIVAL

L'appel en cascade des s/p GETKEY et CHTDON (initialisation X = 1^{er} disbuf Y = 06) permet de rentrer 4 chiffres à partir du clavier et de les classer en Memo 07E5, 07E6 (cf. chapitre RSWI). Un nouvel appel GETKEY/MSBDON permet de rentrer un 5^e chiffre. Ces 5 chiffres sont convertis en hexa. Le résultat est testé afin de mesurer la longueur de l'offset (5, 8, 16 bits).

E300 36 01 0 E300 14 10 A E3E1 17 F030 6820 E324 8E 075A A E3ET 100E 8006 8 E3EE 17 0000 6484 E3EE 17 F02F 6000 6484 PSHS LBSN LBF SETUE! LBY 8406 LBSR LBSR LBSR EHTOOM BETREY PERCON CER S18 ESF4 OF CERELDI EB A 10 A FC23 E020 E3F6 D7 E3F8 38 E3F8 17 PRELON BETREY LBSR 31 A CMPA 03 E404 DEB FD2C E130 LBMA FEE1 E750 CALCON LBSS DEMENG CVF CBH 842F E3F8 41 E3FF 27 E401 14 E404 17 E467 17 CLRBES DECHEC CPPELBO LBSR LBS LBB 7STA ET A CONVERSION DEC-HELL E400 3C E40C 4B E410 726 DD E418 EANF 50 E416 25 10 E420 E412 58 TESTST - NON, WIL 1601757 DES TETSUE ONE SABITES ASLB E412 58 A31,0 E413 55 52 E467 DCS E415 50 A60 E416 25 OF E467 DCS E410 29 IA E434 DAA E41A 61 BO A FESTST COP8 E41C 22 48 E475 BMI E41E 22 C2 4322 DEG E412 70 66 E408 BPA INTERES | Mi: 801797 141400 WL 80115 INTROS 9100 EBUELIR WL SDITS A 97" BOLAFFICHE ERREUM COMPAG BPA 207016 400, WL 160315 £422 CE 00 A COMPAS CMPS 8600 E424 27 62 E408 E426 29 1F 6 E428 1F 32 4 E 408 DED A EMPEYO LEAC 4 EMELINE TER INTELA E428 15 32 4 EPEREN E428 16 CQB4 CFB3 LBMA CLIBMA E428 50 1515UL 6000 E425 C1 00 8 CRPS 8400 91807 E428 27 38 E400 BML 107810 0151/ML 108075 E428 27 38 E400 BML 207810 0061/ML 89075 AFIVAL E300 INC X (II paints postbyte) engke X GET KEY K-ler disbuf Y=06 CHT DON 07E5 07E6 GET KEY HSBBBN CLR PRELOW 1 ** UDJAPA ETZ Desenpte X 07E7 07E8 GET KEY touche UUO-REHEND CALCON CLRDIS DEC- HEXA *DA = Dz *64 = Ct +3EB = M +2710 = My 5 + Neno 07947.B - ERREUR My > 3; LDD PRELOW ONEND BYETS TEST Arf0 A < 80 B >80 INTRO 16 DATED B INTRO 5


A > 80


ERREUR

Chargement des mémoires 07E5 07E6 par MyM C+D, converti Hexa H H' H'' H'''

L'appel de GETKEY par AFIVAL (Ad E3E1) permet d'entrer les dz de milliers (My) par le clavier (touche $\alpha\beta \rightarrow A$ au retour de GETKEY). L'initialisation de X Y (X = 07FA Y = 06) et l'appel de CHTDON permet de convertir $\alpha\beta$ en OH puis de rentrer les trois autres valeurs M, C_b D_z de les convertir en hexa, de les afficher et de les stocker en RAM (en 07E5,E6).







Organigramme suite EXPOCT, fin AFIVAL - Partie INTR05

Les cinq chiffres décimaux du déplacement entrés à partir du clavier ont été convertis en Hexa. Le résultat Hexa subit différents tests afin de mesurer la longueur (5, II ou 16 bits) de l'offset. En particulier, un déplacement compns entre [0, +15]_{dec}, c'est-à-dire [0, OF]_{hexa} est traduit par un offset code sur 5 bits et ce quel que soit le sens de déplacement.


Si le déplacement est positif, l'offset sera égal au déplacement transcodé hexa alors que si le déplacement est négatif, l'offset sera le complément à 2 du nombre hexa. Notons encore qu'à 1 déplacement négatif de 16 correspond aussi 1 offset codé sur 5 bits.


Dans le cas du codage sur 5 bits, l'offset devant être inclus dans le postbyte, l'utilisateur devra «écnre» un postbyte initial :


- 00 pour le registre X
- 20 pour le registre Y
- 40 pour le registre U
- 60 pour le registre S

INTR05 (partie CH POST) après différentes vérifications ajoute l'offset au postbyte initial et range le résultat à la place de ce postbyte pour constituer le postbyte définitif incluant à la fois la valeur du déplacement et la désignation du registre concerné X, Y, U ou S.

+	0	R 0	R 0	0 *	_	0	_	-	(postb. initial) (offset)
	0	*	*	*	*	*	*	*	(postbyte final)









Organigramme suite EXPOCT fin AFIVAL Parties INTRO8 et INTRO16

Si le déplacement appartient à l'intervalle [- 128. + 127] AFIVAL effectue un branchement à INTR 08 alors que pour un déplacement∈[-32768, +32767], c'est à INTR16 que s'effectue le branchement. INTR08 et INTR16 calculent respectivement l'offset sur 8 ou 16 bits à partir du déplacement entrée sur 5 chiffres décimaux à partir du clavier et convertion en Hexa. L'offset est rangé en RAM dans le programme utilisateur immédiatement après le postbyte. Offset et adresse correspondante sont également affichés grâce à AFFIAD +2.


E467		E?	A	191908	196	:PRELCH	
E469	A6	90	- A		186	.14	
E461	69				BULF		
2483	24	96	E426		334	ERREUP	ST DIFFERENT BOLTS, EFACUL
846€	6b				1000		
£46#	84	35	ā		ANDA	866E	
E471	01	08	À		£995	8618	POST OCTET 883157
8473	26	Bi	E426		DIE	FREELP	
E475	18	E2	ià.		851	P14586	OUT. F0817157
6177	24	39	E482		330	\$146CH	Bel. STOCKER CORRE
E870	96				WEFF		
€476	ET	84	à	\$10004	FIR	, 3	
E470	1T	034E	£700		420,	AFF 10047	
€47F	16	FEBE	E130		LBPA	4ERERO	
EARS	[1	9)	A	5188CM	(91)	0101	
E484	27	44	E424	8(9	DER	ENNEUP	
E484	28	F2	£41A		368	514060	
E488	66	80	A	[NTP1)	186	, 64	
E4BA	69				1350		
E463	26	99	E476		338	649116	31FF 163175
E469	6)				2365		
E486	64	OF	A		4634	\$93F	
£490	18	09	li-		E1974	6400	160173"
E492	26	92	E426		BRE	ERRESP	
E498	30	ET	5.		L00	(PRE) 70	
E494	10	63	A		451	180/586	POSITIFT
E490	24	(19	E483		306	COMP NO	100
E494	63				2896		
E490	93				CSRF		
ERRE	[]	0011	A		4110	0993	
£49F	ER	B4	fi	OH#16	311	1,	
EMI	20	89	EATC		006	\$16860+7	
E4AG	1867	B003	A	CONFAR	OFF	*****	
E407	21	99	E484		DED	858	
EARF			ENTE		1968	DMRIII	





Conversion DEC→ HEXA

Ce sous-programme de conversion appelé par AFIVAL convertit le déplacement My MCtDU, en Hexa et place le résultat en Memos 07E7,E8.



```
E4E4 34
                                     & DECHET PSHS
                                                                    810A
4, DP
 E4F6 86 0A
E4F8 IF 86
E4FA 8E 07
                                                      LDA
TFF
                                                                                      17:05 34
                                                      1.02
                                                                     IPPESEL
                                    S CALCOL EDG
 ES01 At 84
ES03 S1 21
                                                                    1,7
                                                      LEST
  E565 1996 1991
 E514 26 38 E516
E509 89 86 E523
                                                      DIE
DSR
                                                                    A SERGIA LIST BARS ACEA
 ESSE F3
ESSE F3
ESSE F3
ESSE F3
                                ONLYAR HAIL
8 ARED PRELIM
A SEB PRELIM
ESSE F5 PTET 6
ES14 70 PTET 6
ES14 70 ES ES04
ES14 20 ES ES04
ES14 20 ES ES04
ES14 26 90 ES22
ES16 ES 60 ESSE
ES16 ES 60 ESSE
ES16 ES 60 ESSE
ES16 ES 60 ESSE
ES20 21 ES ES06
ES20 21 ES ES06
ES20 21 ES ES06
ES20 21 ES ES06
ES20 23 ES ES06
ES20 33 ES ES34
ES20 33 ES ES35
                                                                                     B-PPELDE CS D
                                                                    CALEUL
                                   A E09PR2 CMP7
522 BME
588 BSP
                                                                    BUL: 80
                                                      191
                                                                    PERMISSI
                                                                    467598
                                                     INE
ESP
LSP
                                                                    CEMPRA
                                                                    MUL199
                                                                                     MUL DES MILLIERS
                                                                 L 58054
                                        MALFIN COL
 E228 30
                 OTE : A
                                                     1,04
948
                                                                    PRESEN
                    14 E303
ESSA 1986 COOA & E998 26 23 E958 ESSA 86 C2 & E956 ESSE BT 9767 A
                                   & COPPRE CAPY
                                                                    8854
               97EZ A STA

$0 ES91 DECNCE DB9

97EZ A DE9

97EZ A STD

44 ES375 996

97 ES 40 SECONO COMB

93 4 SECONO COMB

90 ESS7 995
ESSF 00
ESFB 10
ESFB 27
ESFB F7
                                                                    BJR (00
                                                                                      POL DES BEZAINES III PILLIERS
                                                                    PER SER
E549 20
E548 80
E548 III
E546 26
                                                                    MSDLSD
9801
TESTED
                                           DHS
(34
E351 1906 1065 4 CB*
E555 20 07 E52E 80A
£357 72 11 E360 1E51ER 801
E339 B6 92 A L9A
E338 20 B1 E32E 986
E338 100C 0005 A COMPS CMP!
E363 26 9E E571 9ME
                                                                    8890
                                                     BME
                                                                    FENERL
ESASIBA
ESAS 2F ES ES40 BRA
ESAS 35 78 A SEEREP POLS
ESAC 1F 12 A TER
                                                                    9F, 1, Y, U
ESNE 16 0240 ETD1 LONA CLIENO
ES71 33 08 A FINCAL PULS FC. C. V. SF
```

E589 33	80 3448		BBL 100	LEM	INTERS, PER
E58F 24	49	A		P305	U
E591 (F	80	6	RUPLOC	TER	89.8
E593 tF	98	A		TER	B,A
E595 50				PLE	
E396 39				RIS	
E541 F7	07E1	4	THEERS	51b	PRESER
E500 20				PTC	

*Si entrée en MUL100 branchement en E597 lors du désempilage

STB Memo Preser 07E1 RTS

Interface avec un magnétophone à cassette

Généralités

L'interface avec un magnéto à cassette qui se trouve sur la partie clavier/visualisation donne à l'utilisateur la possibilité de sauver et de relire ses programmes sur un magnétophone ordinaire. Le standard d'enregistrement utilise une modulation de durée (P.D.M.). L'enregistrement a les caractéristiques suivantes :

1) Un «1» logique est traduit par une période de signal rectangulaire de # 360 µs

2) Un «0» logique est traduit par une période de signal rectangulaire de # 1440 µs. [La durée d'un «0» est quatre fois plus importante que celle d'un «1»].

3) Un octet est enregistré sous la forme d'un «0» suivi des 8 bits significatifs de l'octet proprement dit et d'un «1» d'identification de fin.

4) Les données du programme à sauvegarder sont regroupées par 16 octets dans des blocs consécutifs de 22 caractères. Les 1^{er} et demier blocs peuvent comporter moins de 16 octets de données. En effet, si le programme RAM à transférer commence par exemple à l'adresse 0105, le 1^{er} bloc comportera les données d'adresse 0105 à 010F, le 2^e bloc les données d'adresse 0110 à 011F, etc

5) La structure d'un bloc est la suivante : Caractère 53, caractère 31, caractère intervalle, MSB Adresse début bloc, LSB, 16 datas, caractère de checksum. Pour le dernier bloc, le caractère 31 est remplacé par le caractère 4A.



Il faut ajouter 03 au nombre de données pour composer le caractère intervalle (2 octets d'adresse début bloc et 1 octet de checksun). L'adjonction d'un caractère checksun permet de vérifier la bonne qualité de la transmission lors de la réception.

6) Deux caractères FF précèdent la transmission du 1er bloc.

Le programme de transfert [données → magnétophone] est appelé lorsque l'utilisateur appuie sur la touche PUNCH. Le programme de transfert inverse [données enregistrées sur cassette → Mémoire RAM] est appelé à partir de la touche LOAD. Nous analyserons successivement ces deux programmes dans les paragraphes suivants.

Chargement d'un programme d'une zone mémoire vers un magnétocassette

E641 BE 0620 A EXPLIRE LDS 99/610 E644 9F FE A STI (01596F E645 17 F86C E082 LBSS BABBA E649 9F F2 A STI (SABBS STE CRISHER A AFFICHER'S POUR STAAT LESS BABBS FARRIQUES AFRESSE DE DOM'T STE (SABRE) SAURE REBUT AFRESSE 69 A E649 86 L38 8865 AFFICHER F POUR FIN E640 97 FF E64F 17 FA63 E652 9F F4 STA CDISBUR-S LUGE BADDO FABRIDUES APPESSE DE FIN STE (SADDRZ SALVE FIN ADRESSE F463 E005 CLRA STA SCHONT EASA AF ACCES A 1998 E455 87 4007 A E658 48 E657 87 4005 A STA DISCRIT ENSC 86 04 A ENSE 07 8007 A EISCHT LIGHE No 0 8 0 ET P86 = 0 CLAS E661 #F E442 87 8005 & 514 NAFF
ULSMS FABRICATION D'UNE SERIE
DLYSMS DE 10 PERIODES DE 1400 ET SACONZ
PARACE DE GEBUT E665 86 E667 80 FF A 71 E686 6F E600 LBA BSR E149 BD 991 EAAB BO AS EABP RECYCL BER EAAB BA FF A LDB EAAF BA FS & LDB EA71 34 04 A PSHS EA72 80 E6 A SUBB MAFF (SABORI+) POIDS FAIRLE ADDESSE NEADS A PSHS B A SUBA ,S A CODFEW ANDA BO A ADDS BO .50 A - B SAME ACCA 03 A 05 6486 F1 A 07F2 8 54 E400 F1 A £675 88 880F 8803 TRANSMISSION D'UN CANACTERE BLISMS ENTERVALE (SAMBER #SABORE DEBUT ADMESSE E479 80 BSR E678 97 E678 DE STA LBT TRANSMISSION MED ADMESSE DEDUT E680 89 231 TRAKSR E482 48: AHO STA (SANTER (SANTER EABA 97 EABA 38 01 6E LEAR I, E TRANSM TRANSMISSION LSD ADMESSE DEBUT Eide E688 30 898 ABBA (SAVRED STA (SAVRED LBE (SADDRE BER TRAASH EABA 18 E POINTE SUR PROGRAMME & EMREGISTRER TRANSMISSIUM SES DOMEES F2 A LBX
46 EADS TATRAM BER
F1 A SON
F1 0 STA
F4 A CMFX
00 EAN4 BEB
01 A LEAC
F2 A STI
F3 A LBA E490 ED CAMMES
CSAMES
CSAMES
CSAMES
CSAMES
CSAMES
DOI, TRANSPETTRE FIR
1,1 MM, NOWEE SOUNATE A TRANSPETTRE
CSAMES: SAME POINTERN
CSAMES: SAM E492 99 E494 97 EASS SC EA98 27 EA98 30 EA9C 9F BEB LEAE \$71 EARE 76 EARO 85 EARZ 26 EARA 76 F3 LIM (SABORE+E OF A BITA BARF 15 CONACTENES TRANSPRIS ?
EC EARD DNE TUTTAM MON, CONTINUER TRANSPRISSION
F3 A FINEMA LEA CHARES DUI, 16 CANACTERES TRANSPRIS EAA 00 EAA7 80 EAA7 9C HERA BOR BLYSHO TRANSHISSION CODE POUR ISCANÁC TRANSHIS CAMBRIZ FIR PROGRAMME ? FIRCHO DUI, TRANSHETTRE FIR CHANGEMENT CSAUDEI NOM, MSB DERNT ADRESSE (SAUDEI) COM, MSB DERNT ADRESSE RECYCL DUI, RECUMENCER CYCLE CSAUDEI HON, LSB DERNT ADRESSE CSAUDEI HON, LSB DERNT ADRESSE CRANSHIS HON, LSB DERNT ADRESSE 31 - E484 F4 - A 18 EACS EARD 27 EARD 96 EARE 91 EARL 28 MR LDA CMPA BRI LEG F4 38 F3 E668 EARS No. LDB CSABBRZ
ANDA ANFO
PSHS B
CMPA ,So
BME RECYCL
BSR BERCHA E485 16 E487 84 F5 F6 64 (SABOR2+1 - LSB FIN ABRESSE () 0 ? EART 34 ,90 COMPAGE D A ACCA
MECYCL BUT, RECOMMENCER UM EPICLE
BERCHA MAN, TRAMBRETTRE BERUT CHARGEMENT
CAMBRES ON CAMBRESMENT PUES FIN E AC ELAB OF ELABO F5 A B0 EA75 EARD 26 EARF 80 EACT % **EAC3 20**


 $\bullet \propto \beta \rightarrow \mathbb{T}$

Signific transmission de $\propto \beta$


 $\bullet \propto \beta \rightarrow T$


Signifie transmission de $\alpha\beta$ et addition de $\alpha\beta$ a Meno 07F1 pour elaborer checksum

structure 1 er bloc



■ Structure, n enebloc







Transmission d'un caractère

Les différents bits constitutifs d'une valeur hexadécimale sont transmis sur la sortie 6 du port B du PIA selon un codage MIL grâce au sous-programme TRANSM. Ce s.p. a été noté αβ→ dans l'organigramme général EXLOAD.

```
A TRANSM LDA . II
A DLYSES PSHS R.A
A LDG BEGA
A STD (SAVACS
 EADO AS D4
EADA 34 O6
EADC C6 9A
EADE B7 EF
 ENES CO FE
                                AMECC SUFE
                                                 METTRE CAMPY A 4
                     B BOUCL J LEB 6990 BELAL = 720MICROSEC
EB 9CC SAUT
ENEZ CA
                               LBB
STD
LBB
                                       8549
BISONF P05 = 1
                                      .8
                                                DELAT 100 OU 724WICROSES
                                       BOUCL I
                               STD
                                               P96 = 6
CAPT SA BOULD DEED EAR DA FD EAR DA DE CAPT DA DE CAPT DA DECC EAR 46 DECC EAR A DECC
                                      1
                                                MOUVEAU MELAT THE OU TEMPLEHOSES
                                       HUCL2
                               INE BOUCLS
ONCE 4991
                                                 METTRE CARRY A 1
EMFF 64 EF
                               BEC (SAVINES
          DF E462
                               PALS PC,0,4
                                                PERMINER BELAT DE SAS
```



• Ex : transmission de la valeur hexadécimale D6.




Chargement d'un programme provenant d'un cassette


E369	CC	8860	4	ENLOAD	131	\$1 0000	
ESM	FD	A085	- 5		STO	SCMPSS	ACCES A 1888G
ESM	CC	657F	4		1.33	#SFF7F	
ESE?	FB	A004	ā		STD	\$150E6	PA ET PO EN SERTIE
ESES	23	0404	A		L33	\$50604	FR7 EN ENTREE
		6004	8 6		510	SCHREG	ACCES A GRAD
ESER	33	FF54	é		100		
ESEE	FB	6004	. A		510	913468	
ESF1	89	30	ESC3	DETECS	ESR	BATLSE	
ESF3	61	53	å		CRFS	8857	CARACTERE S TAGESMIS 7
ESF5	26	FA	ESF1		ME	BETECS	MEN. CONTINUES & CHERCHES CARACTERS
ESF7	99	CA	E503		950	DITLED	
ESF9	13	31	A		CRFB	9831	CARACTERE 1 TRANSMIS ?
ESFB	27	18	EARS		364	CARSES	OUI, CARACTERES SATIRATS
ESFB	CI	66	6		CREE	8141	MON, CAPACTERE FIR * J 7
ESFF	76	FD	ESF1		DE	BETECS	MON, DETECTER CAPACTERS SE FIN
E601	Sk	69	8	AFTONA	(14	9167	OUT, AFFICHER FIR BY CHAPGEMENT
E663	20	12	E637		864	\$15F.10	and a contract of the contract of

Mise en mémoire, pointée par X des caractères transmis

```
BITLSB CONVERSION INTERVALE
                                                                                                           ESCT CAPSUL 998
              E607 95
                E448 80 B4 E5C3
                                                                                                                                                                                                                                  DITLER
                                                                                                                                                                                        199
              E600 07 F6
E607 34 04
E611 49 E0
                                                                                                                                                                                          518
                                                                                                                                                                                                                                      (SAVE)
                                                                                                                                                                                        P3H1
A884
                                                                                                                                                                                                                            SH (SMCHT
                                                                                                                                                                                                                                                                                           A + 5 BANG ACCA
      E413 0A F8
E821 27 194 62 25 3 64 519 12 6425 27 80 0 4 519 12 6425 27 80 0 4 519 12 6427 34 94 0 PSNS 8 4 4 9 BARS ACCA 6529 20 P2 E64F 864 591C90 6529 80 194 ESC2 BERNEO BSN 81TLSO CUI, DENSIERE ACRESSE 6627 24 04 0 PSNS 8 61150 CUI, DENSIERE ACRESSE 6627 24 04 0 PSNS 8 6652 24 0 PSNS 8 6652
                                                                                                                                                                                                                                                                              ERREUR BAAS LA TRANSMISSION
            E63A 97 FA A STA
E6X 17 FAX E67E BOUFIN LBGF
E63F 20 F3 E6XC BFA
```


• Structure nième bloc






Réception caractère

Structure caractere





E378	34	08	8	PECDIT	P595	B,A	
E353	E6	04	- 6	HOURLY	LEB	\$116	
ESW	16	A005		SCAPRY	LEA	015001	CHARGER PRT PIA
ESA2	48				LELA		P\$7=17
E5A3	24	FA	ESAF		BCC	SCARRE	NON, ATTEMBRE UN 1 SEBUT CARAC.
E585	50			DL Y 200	BECB		OUI, BELAI # 30HICHBSEC
ESA&	26	FD	E545		ME	R1300	
ESAR	In.	A005	6		684	DISCAT	CHARGER DE NOUVEAU PB7
ESAB	48				LSLA		1 TOUJOURS PRESENT?
ESAC	24	EF	ESAD		BCC	HOUBLE	NON, MENTABLLE ATTENTE D'EN CAPAC.
ESVE	Cě	24	a		L30	8826	GUE, BELAT ASOMICABSEC MINT.
£501	38			CAPEYI	DECR		
ESBI	36	M05	8		LDA	BISCHT	
E384	48				LSLA		FOUJOURS 17
E585	25	F9	E580		BCS	CARRYL	OUI, BECEMPTER
E587	86	EF			LDA	BBEF	WOW, DECOMPTE) 72901 CROSEC.
E584	50				1519		BIT CARACUSO?
ESDA	28	61	ESM		DHI	8F\$104	BBI, AFFICHER SIRNE FOUR O
ESEC	47				ASPA		NOW, AFFICHER SIGNE POUR 1
E560	87	8004	4	AF\$15M	STA	HISREG	
ESEO	50				1519		
ESCI	33	E6	A		PULS	PE.B.A	




Table des matières

Chapitre 1:	- Programmation - Utilisation de la maquette
De la logique câblée au microprocesseur 3	— Les instructions du 6809
Introduction au microprocesseur	— Les flags
L'être physique : l'homme	Les modes d'adressage
• L'être physique : le robot	Chapitre III :
Constitution d'une «entité» intelligente	Rôle des interruptions matérielles
- L'UAL du MOPET	et logicielles61
Fonctions logiques Fonction mémoire	
• Fonction memoire • Fonction arithmétique	— Les interruptions
Décodage de l'instruction	Interruptions matérielles Interruptions logicielles
• Le séquenceur	Les instructions d'interruptions
Le cheminement des informations	Les instructions a interruptions
dans une unité centrale	Chapitre IV:
— Sélection mémoire	Aspects du logiciel73
— Le 6809	- Présentation générale
Chanitra II :	Mise en route et initialisation .
Chapitre II:	— Affichage
Un petit système d'initiation :	Allumage des afficheurs
ic inici citi c c	— Clavier
Description de la carte unité centrale	Examen et changement du contenu mémoire
et de la carte clavier	Examen et changement du contenu des registres
Montage de la maquette L'architecture interne du 6809	Calcul automatique d'offset Interface avec un magnétophone à cassette
— L'alcintecture interne du 0009	— Interface avec an magnetophone a cassette